演示视频展示用在使用Cortina 100G FEC的OTN互操作上的Xelic 100G Staircase EFEC IP核

作者：Steve Leibson, 赛灵思战略营销与业务规划总监

以下是来自OFC 2015的一段2分半钟的视频，该视频展示了用在CS605x评估系统的使用Cortina 100G FEC芯片的OTN互操作上的Xelic 100G Staircase EFEC IP核，该系统由JDSI测试仪进行监控。

除了Xelic已经为UltraScale架构优化了该核以外，赛灵思的Virtex-7 VC730 3D IC OTN目标平台开发板应用了演示中展示的Xelic IP核，公司能够使用UltraScale架构的增强型片上DSP资源来使核上的LUT数量减少低于100K(即使是最小赛灵思Virtex UltraScale器件的相对较小的一部分)，它代表使用片上可编程逻辑资源显著减少。

原文链接：

? Copyright 2014 Xilinx Inc
如需转载，请注明出处