通常情况下,在设计基于FPGA的大型信号处理系统的时候,设计人员往往需要进行费时费力的仿真。以Xilinx System Generator for DSP为代表的FPGA设计工具,通过提供可靠的硬件在环接口(该接口可以直接将FPGA硬件置入设计仿真),来解决这种问题。
通过在硬件上模拟部分设计,这些接口可以大大提高仿真的速度——通常可以提高一个甚至多个数量级。使用硬件在环还可以让设计人员实时进行FPGA硬件调试和验证。
System Generator for DSP 可以为多类FPGA开发平台提供硬件在环接口。这些平台通常通过不同的物理接口和PC建立通信。举例来说,一个JTAG协仿真接口可以允许任何一个具备JTAG头和Xilinx FPGA的FPGA板在System Generator for DSP内部进行协仿真。其它类型的板卡,比如XtremeDSPTM开发工具套件,是通过PCI总线进行通信的。直到最近以来,具有高存储带宽和吞吐率要求的系统协仿真(例如视频和图像处理),还只能在那些通过PCI或者是PCMCIA接口直接与PC建立通信的开发板上进行。
基于以太网的协仿真
System Generator for DSP 8.1内含一个全新的以太网协仿真接口,该接口首次让Xilinx ML402 评估平台具备了高带宽协仿真的能力。ML402开发板将直接通过标准以太网电缆或者通过网络远程连接到计算机上。
接口的核心是Xilinx三态以太网MAC核,它可以支持10/100/1000 Mbps半双工和全双工操作模式。当设计人员通过使用以太网硬件协仿真接口生成一个设计的时候,System Generator for DSP将自动在设计周围建立必要的逻辑,从而在仿真的过程中,通过以太网连接与FPGA进行通信(图1)。 你还可以双击任意一个设计的System Generator模块打开它的参数配置对话框,从而生成一个用于以太网硬件协仿真的设计。在编译菜单下,从硬件协仿真菜单中选择ML402/Ethernet编译(参见图2)。你可以在两种不同的以太网协仿真模式中进行选择。
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉