赛灵思多平台Virtex-4 FPGA的性能及应用

赛灵思多平台Virtex-4 FPGA的性能及应用

赛灵思(Xilinx)的Virtex-4现场可编程门阵列(FPGA)是首款基于ASMBL(Advanced Silicon Modular Block)架构的多平台FPGA系列。通过采用不同的平台(LX、FX和SX)，Virtex-4系列提供了最接近设计者需求的可编程逻辑解决方案。Virtex-4 FPGA 采用了多种新的结构模块，以得到最大的吞吐量，更高的集成度和更低的功耗，从而在性能上达到了一个全新的水平。
要获得最佳的系统性能，需要系统内高效元器件的平衡组合(逻辑、片上存储器、I/O等)。
本文首先描述了采用Virtex-4结构所能达到的性能水平。接下来，举例说明如何在实际设计或性能基准上通过代码风格、工具设置和约束等方面的考虑来更好地利用这些性能。
基于客户设计的性能数据显示基于Virtex-4设计的逻辑性能据称比其他采用90nm工艺的FPGA高出43%，并且平均快了一个速度级别。
从结构到模块均可运行于500-MHz 时钟频率
Virtex-4器件是用于高性能设计的理想平台，其逻辑结构及内建模块都可工作在500MHz的时钟频率。例如，在逻辑结构利用查找表(LUT)实现的许多功能，如计数器、加法器和存储(RAM/ROM)等都可在此时钟速率下运行。内建的模块(存储器和DSP)也被设计为可在同样的速度下运行。
逻辑结构
基本的Virtex-4逻辑元件由一个4输入LUT和一个触发器，以及其他的附加部分，如功能扩展器(MUXF)以及一个算法单元(MULT_AND)组成。功能扩展器可支持创建更大的LUT结构(如5输入LUT或6输入LUT)。
在RAM模式，Virtex-4 LUT可用作16位的存储单元、16位移位寄存器甚至是作为一个可加载LUT，其内容在工作过程中可被改变。因而，Virtex-4 FPGA独特的RAM模式提供了非常高效的小型存储器。
DSP性能
Virtex-4 FPGA提供了比其它器件更多的DSP专用模块，从而可实现256GAMC/s的DSP带宽。500MHz XtremeDSP模块(slice)可提供最高的性能、最低的功耗、以及功能最多的运算单元。它能够实现乘法-累加单元，也可与其它类似模块进行级联，以实现更大的设计架构，如有限脉冲响应
(FIR)滤波器，而与此同时仍能保持工作在正常的速度。这种性能及可扩展性使Virtex-4 FPGA能够以前所未有的性能和集成度来实现DSP的关键功能，并无需占用通用的逻辑资源。除了DSP的功能，DSP模块(slice)还可被配置成工作于500MHz的计数器、桶型移位器、加法器、减法器、累加器以及其它功能。