如何使用FPGA的PCIe总线进行DMA平台设计

　　随着通信技术的迅速发展，LTE应运而生，LTE系统具有网络时延减少、更高的用户数据速率、系统容量和覆盖的改善的优点，但缺点也明显：对带宽的要求，对传输速率的要求等都使得系统更复杂。传统的PCI， PCI_ X等总线，因其性能无法达到系统的传输要求，正逐步淘汰，PCIe总 线作为新一代的总线标准，它具有数据传输速率高，可更好地支持未来高端显卡等优点，在LTE系统的物理层中，设计基于PCIe总线DMA传输方式的数据通道平台可有效进行数据传输，减少了数据传输的瓶颈。并且PCIe总线具有良好的可扩展性，可通过对系统升级来实现更高数据传输速率的要求。

　　本文设计的基于FPGA的PCIe总线DMA平台系统的设计有很重要的实际意义，它充分利用了PCIE总线的众多优点，解决了LTE系统中分布式基站的数据传输问题，为整个系统的实现打下了良好基础。

　　本文的研究内容包含以下三部分：

　　首先，深入研究了PCIe总线协议，剖析PCle协议 标准中三个层面的不同分工，在不同层面的数据传送包的不同格式下的不同功能。纵观LTE的发展状况，PCIe总线技术必成为主流。

　　其次，在深入研究了PCle协议的基础上，利用Xilinx 公司的PCIe IP Core生成了系统所需的PCIe总线下的Endpoint模块，在Endpoint模块基础上，设计DMA模块，并针对本项目的要求设计接口模块。

　　最后，编写测试模块，在Modelsim中 对PCIe-DMA进行联合仿真，验证功能正确后，在ISE环境中进行板。上调试。

　　通过实际板卡测试，系统的DMA传输速度可稳定达到2Gbps，没有丢帧和误码现象，系统能够稳定运行，能达到LTE系统中分布式基站中传输功能模块的设计要求。

　　本文的创新点是虚拟FIF0的设计，虚拟FIF0提供时钟域的交叉，可存储和转发大的数据包，解决了DDR3 SDRAM直接读取写入低效率的问题。采用了虚拟FIFO使需要读取和写入的数据包在此重新打包，可大大的提高传输效率，并且FIFO与memory contoller直接相连，可忽略memory contoller的反应时间。