介绍一种全数字BPSK 解调器的设计及FPGA 实现。该解调器采用前向开环的结构实现载波同步,与传统的闭环反馈结构相比,该解调器具有同步速度快,载波频差估计范围大等优点,尤其适合用于突发数字通信系统。测试结果表明,该解调器频差估计范围很大,可以达到符号速率的20%,抗噪声性能非常好,解调性能与理论值相比,损失小于0.5dB。
突发通信在卫星通信中应用较为广泛,这类信号的特点是随机发生,且持续时间较短,为了保证能够在短时间内捕获到信号, 需要选择合适的解调算法。传统的解调器一般采用闭环算法, 但是闭环算法一般需较长捕获时间才能实现同步。近年来,开环算法开始被用载波同步, 这类算法能够快速实现同步,比较适合突发通信。
本文的目的是设计一个在FPGA 上实现的适用于突发通信的全数字BPSK 解调器,传输码速率Rs 为7.8125bps,载波频率fc 为8khz,要求能够忍受的最大载波频率不准确度为2 10 4 c × − f ,当 Eb/No=8dB 时,误码率不大于 10-3。
.
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
全部0条评论
快来发表一下你的评论吧 !