资料下载
基于Cortex-M3+技术参考手册
分享资料个
Cortex-M3 是一款低功耗处理器，具有门数目少，中断延迟短，调试成本低的特点，是
为要求有快速中断响应能力的深度嵌入式应用而设计的。该处理器采用 ARMv7-M 架构。
Cortex-M3 处理器整合了以下组件：
z 处理器内核。这款门数目少，中断延迟短的处理器具备以下特性：
— ARMv7-M：Thumb-2 ISA 子集，包含所有基本的 16 位和 32 位 Thumb-2 指令，
用于多媒体，SIMD，E（DSP）和 ARM 系统访问的模块除外。
— 只有分组的 SP
— 硬件除法指令，SDIV 和 UDIV（Thumb-2 指令）
— 处理模式（handler mode）和线程模式（thread mode）
— Thumb 状态和调试状态
— 可中断-可继续（interruptible-continued）的 LDM/STM，PUSH/POP，实现低中
断延迟。
— 自动保存和恢复处理器状态，可以实现低延迟地进入和退出中断服务程
（ISR）。
— 支持 ARMv6 架构 BE8/LE
— ARMv6 非对齐访问
z 嵌套向量中断控制器（NVIC）。它与处理器内核紧密结合实现低延迟中断处理，
具有以下特性：
— 外部中断可配置为 1～240 个
— 优先级位可配置为 3～8 位
— 中断优先级可动态地重新配置
— 优先级分组。分为占先中断等级和非占先中断等级
— 支持末尾连锁（tail-chaining）和迟来（late arrival）中断。这样，在两个中断
之间没有多余的状态保存和状态恢复指令的情况下，使能背对背中
（back-to-back interrupt）处理。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
- 相关下载
- 相关文章
