GD25Q256D串行闪存的数据手册免费下载

　　GD25Q256D（256M位）串行闪存支持标准串行外围接口（SPI），并支持双/四SPI：串行时钟、芯片选择、串行数据I/O0（SI）、I/O1（SO）、I/O2（WP）和I/O3（保持/重置）。双I/O数据传输速度为208Mbits/s，四I/O&Quad输出数据以416Mbits/s的速度传输。

　　SPI模式

　　标准SPI

　　GD25Q256D具有4个信号总线上的串行外围接口：串行时钟（SCLK）、芯片选择（CS）、串行数据输入（SI）和串行数据输出（SO）。支持SPI总线模式0和3。输入数据锁存在SCLK的上升沿，数据在SCLK的下降沿移出。

　　双SPI

　　当使用“双输出快速读取”、“双输出4字节地址快速读取”、“双I/O快速读取”和“双I/O 4字节地址快速读取”命令（3bh 3ch bbh和bch）时，GD25q256d支持双SPI操作。这些命令允许以两倍于标准速率向设备传输数据或从设备传输数据。D SPI。当使用双SPI命令时，SI和SO管脚会变成双向I/O管脚：IO0和IO1。

　　四方SPI

　　当使用“四输出快速读取”、“四输出4字节地址快速读取”、“四输入/输出快速读取”、“四输入/输出4字节地址快速读取”（6Bh、6Ch、EBH和ECH）命令时，GD25Q256D支持四SPI操作。这些命令允许以标准SPI速率的四倍将数据传输到设备或从设备传输数据。当使用Quad SPI命令时，si和so管脚变为双向I/O管脚：io0和io1，wp和hold/reset管脚变为io2和io3。四SPI命令要求设置状态寄存器中的非易失性四启用位（QE）。

　　保持

　　hold/rst位用于确定8针软件包的硬件pin上是否应实现hold或reset功能。当hold/rst=0时，pin7作为hold，hold功能仅在qe=0时可用，如果qe=1，hold功能被禁用，pin作为专用数据I/O pin。

　　保持信号变低以停止与设备的任何串行通信，但不会停止正在进行的写入状态寄存器、编程或擦除操作。

　　保持的操作，需要CS保持低，并从保持信号的下降沿开始，SCLK信号低（如果SCLK不低，保持操作直到SCLK低才会开始）。保持条件在保持信号的上升沿结束，SCLK低（如果SCLK不低，保持操作直到SCLK低为止）。l SCLK低）。

　　SO是高阻抗，Si和SCLK在保持操作期间都不关心，如果CS在保持操作期间驱动高，它将重置设备的内部逻辑。要重新启动与芯片的通信，保持必须处于高位，然后CS必须处于低位。