介绍了3DES 数据加密算法(DDA)的原理,针对利用FPGA 硬件实现3DES 算法,给出
了一种可进化IP 核的具体设计思想,采用可重构威廉希尔官方网站
节省器件内部资源,并采用有限状态机威廉希尔官方网站
从而实现数据高速安全传输。本设计是在ALTERA 公司的Quartus II 环境下实现的,并成功下载到支持威廉希尔官方网站
部分重构的Xilinx Virtex II 系列器件中的XC2V1500 芯片中。
关键词 可进化IP 核 3DES FPGA 有限状态机
Abstract This paper introduces the theory of 3DES encrypt arithmetic, presents a detailed design idea of adaptive IP core Acording to using FPGA hardware to realize 3DES, adopt reconstituted circuit to save inner resource of chips, and adopt design method of finite-state machine(FSM),accordingly realize data transfer in a high speed and security way.This design realized in Quartus II condition of ALTERA Corporation,and successfully download to XC2V1500 chip.
Keywords adaptive IP core 3DES FPGA finite-state machine
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
全部0条评论
快来发表一下你的评论吧 !