硬声

0

0

0

小凡

855.基于FPGA的设计,adc12d1000读写时序设计。1GSPS采样时序含FIFO

打开App，查看更多精彩内容
相关推荐 评论0
FPGA,Vivado
1.2w

Vivado设置06【Vitis从入门到精通】#从零开始学Vitis

单片机,I2C,总线/接口技术,时序
3130

八分钟掌握I2C核心知识点及时序

FPGA,Altera,上位机,UDP,UDP协议
2945

FPGA实现千兆网UDP协议图传，上位机显示

示波器,仪器仪表,电源完整性,时序,测量芯片
2402

如何测量芯片电源的上电时序 #威廉希尔官方网站 设计

FPGA,FFT,快速傅里叶变换
2396

基于FPGA的FFT快速傅里叶变换，数字信号处理常见算法-1

芯片,FPGA,嵌入式,Zynq,Zynq-7000
2315

千万别眨眼！资深工程师ZNYQ开发板快闪测评！创龙科技Zynq-7000系列异构多核SoC开发板#嵌入式开发

FPGA,仪器仪表,行业芯事,智慧商业,高云半导体
2085

#我在现场 高云半导体2021ELEXCON电子展新品展示

FPGA,芯片,赛灵思,Xilinx,cpld
1839

一个方法解析多种XILINX（赛灵思）芯片命名规则！ 你知道它涨价最疯狂的型号吗？芯片速度等级小速度快是误区？

晶圆制造,IC设计,时序
1416

第九章 #时钟技术 9.1 同步时序逻辑的时钟(2)

FPGA,Altera,FPGA芯片
1335

FPGA芯片结构，你都弄懂了吗？#跟着UP主一起创作吧 #硬件设计遇到过哪些坑？

芯片,FPGA,国产芯片
1236

飞凌嵌入式国产芯片系列开发板知识问答大PK！

FPGA,Altera
1195

FPGA与数字IC有什么区别？

Xilinx,FPGA,DPU
2217

属于自己的DPU硬件01【Vitis从入门到精通】#从零开始学Vitis

逻辑电平,FPGA,CML
2023

什么是CML电平#硬声新人计划

逻辑电平,FPGA,高电平
1823

高电平和低电平之间的电平芯片会识别成什么#硬声新人计划

逻辑电平,FPGA,lvds
1748

什么是LVDS电平#威廉希尔官方网站 设计

FPGA
1641

分析KV260上的黑魔法gst框架01【KV260开发笔记】#从零开始学Vitis

逻辑电平,FPGA
1582

什么是PECL电平#硬声新人计划

Xilinx,FPGA
1382

vitis2020.2编译平台更新说明【Vitis从入门到精通】#从零开始学Vitis

FPGA,总线/接口技术,lvds,数据采集卡
1160

基于FPGA的高速数据采集卡,LVDS接口-1