本文首先介绍了74ls112引脚图及功能、74ls112功能表，其次介绍了74ls112极限值及逻辑图，最后介绍了74ls112推荐工作条件、静态特性和动态特性，具体的跟随小编一起来了解一下。
74ls112 为带预置和清除端的两组 J-K 触发器，共有 54/74S112 和 54/74LS112 两种线路结构型式，其主要电特性的典型值如下：
74ls112引脚图及功能
CLK1、CLK2————时钟输入端（下降沿有效）
J1、J2、K1、K2————数据输入端
Q1、Q2、/Q1、/Q2————输出端
CLR1、CLR2————直接复位端（低电平有效）
PR1、PR2————直接置位端（低电平有效）
74ls112功能表
说明
H－高电平
L－低电平
X－任意
↓－高到低电平跳变
Q0－稳态输入建立前 Q 的电平
/Q0－稳态输入建立前/Q 的电平
74ls112极限值
电源电压------------------------------------------------7V
输入电压
54/74S112---------------------------------------5.5V
54/74LS112---------------------------------------7V
工作环境温度
54×××------------------------------ －55～125℃
74×××------------------------------------0～70℃
贮存温度-------------------------------------- －65～150℃
74ls112推荐工作条件
74ls112逻辑图
74ls112静态特性（TA 为工作环境温度范围）
74ls112动态特性（TA＝25℃）
fmax－最大时钟频率
tPLH－输出由低到高电平传输延迟时间
tPHL－输出由高到低电平传输延迟时间