UltraScale/UltraScale+的时钟资源
描述
UltraScale和UltraScale+进一步增强了Clock root的概念，从芯片架构和Vivado支持方面都体现了这一点。为了理解这一概念，我们先看看UltraScale/UltraScale+的时钟资源。
每个时钟区域有24个水平分发轨道（Horizontal Distribution）和水平布线轨道（Horizontal Routing），同时，垂直方向也有24个分发轨道（Vertical Distribution）和24个布线轨道（Vertical Routing），如下图所示。
审核编辑 ：李倩
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
- 相关推荐
- 时钟
- UltraScale
-
赛灵思推出全球最大容量的FPGA – Virtex UltraScale+ VU19P2020-11-02 0
-
如何调试Zynq UltraScale+ MPSoC VCU DDR控制器2021-01-07 0
-
ZYNQ Ultrascale+ MPSOC FPGA教程2021-02-02 0
-
Zynq UltraScale+ MPSoC的发售消息2018-11-27 3598
-
UltraScale/UltraScale+ GTH/GTY 收发器线速率设置的方法2020-11-04 7996
-
如何调试 Zynq UltraScale+ MPSoC VCU DDR 控制器？2021-02-23 1342
-
米尔电子zynq ultrascale+ mpsoc底板外设资源清单分享2022-01-07 616
-
使用加密和身份验证来保护UltraScale/UltraScale+ FPGA比特流2023-09-13 328
-
UltraScale和UltraScale+ FPGA封装和管脚用户指南2023-09-13 424
-
Zynq UltraScale+ MPSoC的隔离设计示例2023-09-13 298
-
针对UltraScale/UltraScale+芯片DFX应考虑的因素有哪些（1）2023-12-14 715
-
针对UltraScale/UltraScale+芯片DFX应考虑的因素有哪些（2）2023-12-21 1011
-
采用UltraScale/UltraScale+芯片的DFX设计注意事项2024-01-18 916
-
AMD推出全新Spartan UltraScale+ FPGA系列2024-03-18 385
全部0条评论
快来发表一下你的评论吧 !
