降低PCB设计中噪声与电磁干扰24条

1、能用低速芯片就不用高速的，高速芯片用在关键地方

2、可用串一个电阻的办法，降低控制威廉希尔官方网站 上下沿跳变速率

3、尽量为继电器等提供某种形式的阻尼

4、使用满足系统要求的最低频率时钟

5、时钟产生器尽量靠近使用时钟的器件，石英晶体振荡器外壳要接地

6、用地线将时钟区圈起来，时钟线尽量短

7、I/O 驱动威廉希尔官方网站 尽量近印刷板边，让其尽快离开印刷板。对进入印制板的信号要加滤波，从高噪声区来的信号也要加滤波，同时用串终端电阻的办法，减小信号反射

8、MCD无用端要接高或接地，或定义成输出端，集成威廉希尔官方网站 上该接电源地的端都要接，不要悬空

9、闲置不用的门威廉希尔官方网站 输入端不要悬空，闲置不用的运放正输入端接地，负输入端接输出端

10、印制板尽量，使用 45°线而不用 90°线布线以减小高频信号对外的发射与耦合

11、印制板按频率和电流开关特性分区，噪声元件与非噪声元件要距离再远一些

12、单面板和双面板用单点接电源和单点接地、电源线、地线尽量粗，成本能承受的话用多层板以减小电源，地的容生电感

13、时钟、总线、片选信号要远离 I/O 线和接插件

14、模拟电压输入线、参考电压端要尽量远离数字威廉希尔官方网站 信号线，特别是时钟

15、对 A/D 类器件，数字部分与模拟部分宁可统一也不要交叉

16、时钟线垂直于 I/O 线比平行 I/O 线干扰小，时钟元件引脚远离I/O 电缆

17、元件引脚尽量短，去耦电容引脚尽量短

18、关键的线要尽量粗，并在两边加上保护地。高速线要短且直

19、对噪声敏感的线不要与大电流，高速开关线平行

20、石英晶体下面以及对噪声敏感的器件下面不要走线

21、弱信号威廉希尔官方网站 ，低频威廉希尔官方网站 周围不要形成电流环路

22、信号都不要形成环路，如不可避免，让环路区尽量小

23、每个集成威廉希尔官方网站 一个去耦电容。每个电解电容边上都要加一个小的高频旁路电容

24、用大容量的钽电容或聚酯电容而不用电解电容作威廉希尔官方网站 充放电储能电容。使用管状电容时，外壳要接地

钽电容全称钽电解电容，属于电解电容的一种；电解电容包括钽电解电容，铝电解电容，铌电解电容等；钽电解电容由于材质不同，所以它的滤波效果比铝电解电容要好，但也有缺点，就是耐电压不高，电流大时容易爆炸。

审核编辑：刘清