完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
电子设备的灵敏度越来越高,这要求设备的抗干扰能力也越来越强,因此PCB设计也变得更加困难,如何提高PCB的抗干扰能力成为众多工程师们关注的重点问题之一。ADI中文技术支持william hill官网
上网友分享的《PCB设计:降低噪声与电磁干扰的24个窍门》为PCB设计中降低噪声与电磁干扰提供了非常实用的建议,值得筒子们阅读收藏。
|
|
相关推荐
4个回答
|
|
1、能用低速芯片就不用高速的,高速芯片用在关键地方。
2、可用串一个电阻的办法,降低控制威廉希尔官方网站 上下沿跳变速率。 3、尽量为继电器等提供某种形式的阻尼。 4、使用满足系统要求的最低频率时钟。 5、时钟产生器尽量近到用该时钟的器件,石英晶体振荡器外壳要接地。 |
|
|
|
6、用地线将时钟区圈起来,时钟线尽量短。
7、I/O 驱动威廉希尔官方网站 尽量近印刷板边,让其尽快离开印刷板;对进入印制板的信号要加滤波,从高噪声区来的信号也要加滤波,同时用串终端电阻的办法,减小信号反射。 8、MCD 无用端要接高,或接地,或定义成输出端,集成威廉希尔官方网站 上该接电源地的端都要接,不要悬空。 9、闲置不用的门威廉希尔官方网站 输入端不要悬空,闲置不用的运放正输入端接地,负输入端接输出端。 10、印制板尽量,使用45 折线而不用90 折线布线以减小高频信号对外的发射与耦合。 |
|
|
|
11、印制板按频率和电流开关特性分区,噪声元件与非噪声元件要距离再远一些。
12、单面板和双面板用单点接电源和单点接地、电源线、地线尽量粗,经济是能承受的话用多层板以减小电源,地的容生电感。 13、时钟、总线、片选信号要远离I/O 线和接插件。 14、模拟电压输入线、参考电压端要尽量远离数字威廉希尔官方网站 信号线,特别是时钟。 15、对A/D 类器件,数字部分与模拟部分宁可统一下也不要交叉。 |
|
|
|
16、时钟线垂直于I/O 线比平行I/O 线干扰小,时钟元件引脚远离I/O 电缆。
17、元件引脚尽量短,去耦电容引脚尽量短。 18、关键的线要尽量粗,并在两边加上保护地。高速线要短要直。 19、对噪声敏感的线不要与大电流,高速开关线平行。 20、石英晶体下面以及对噪声敏感的器件下面不要走线。 21、弱信号威廉希尔官方网站 ,低频威廉希尔官方网站 周围不要形成电流环路。 22、信号都不要形成环路,如不可避免,让环路区尽量小。 23、每个集成威廉希尔官方网站 一个去耦电容。每个电解电容边上都要加一个小的高频旁路电容。 24、用大容量的钽电容或聚酷电容而不用电解电容作威廉希尔官方网站 充放电储能电容。使用管状电容时,外壳要接地。 来源:ADI微信公共号 (analog_devices) |
|
|
|
只有小组成员才能发言,加入小组>>
4655个成员聚集在这个小组
加入小组17626.6标准中关于CDN的疑问?以及实际钳注入测试中是否需要对AE和EUT同时接CDN?
6941 浏览 1 评论
3734 浏览 2 评论
10390 浏览 1 评论
3902 浏览 4 评论
3605 浏览 0 评论
827浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-26 09:40 , Processed in 2.015925 second(s), Total 91, Slave 73 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (威廉希尔官方网站 图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号