74ls574引脚图及逻辑功能介绍
芯片引脚图
713人已加入
描述
74LS574引脚图
说明：
74LS574的八个触发器是边沿触发D型触发器。在时钟的正跳动，Q输出将处于D输入端已建立的逻辑状态。
时钟线上的施密特触发缓冲输入将简化系统设计，因为输入滞后作用使交流和直流抗扰度一般提高400mV。缓冲输出的控制输入将使八个输出处于正常状态（高电平或低电平）或处于高阻状态。在高阻态下，输出既不能有效地给总线加负载，也不能有效地驱动总线。
输出控制不影响触发器的内部工作，既老数据可以保持，甚至当输出被关闭，新的数据也可以置入。
74LS574功能表
H=高电平
L=低电平
×=不定
Z=高阻态
↑=从低转换到高电平
QO=建立稳态输入条件前Q的电平
74ls574逻辑图
74ls574推荐工作条件
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
- 相关推荐
- 触发器
-
74ls04引脚图 引脚功能2007-11-29 74781
-
74ls273引脚图及管脚图(带真值表和引脚功能)2007-11-29 41665
-
74ls160引脚图管脚图及功能真值表2008-01-06 130774
-
74ls240引脚功能图2008-01-16 13483
-
74ls07引脚图及功能真值表2008-04-01 45815
-
74ls07引脚图及功能_74ls07工作原理2018-04-04 78372
-
74ls152中文资料_74ls152引脚图_功能表_逻辑图_特性参数2018-05-07 23735
-
74ls169引脚图及功能_逻辑图及特性2018-05-08 37041
-
74ls595引脚图及功能_74ls595应用威廉希尔官方网站2018-05-28 38956
-
74ls574中文资料汇总（74ls574引脚图_特性参数及内部结构）2018-05-29 13939
-
74ls109引脚图及功能详解2018-05-29 26529
-
74ls107引脚图及功能表详解2018-05-29 44342
-
74ls112引脚图及功能详解 74ls112的功能及原理2018-05-29 324195
-
74ls161引脚图及功能介绍2021-07-08 225070
-
74ls160引脚图及功能真值表介绍2022-05-25 162789
全部0条评论
快来发表一下你的评论吧 !
