FPGA|CPLD|ASICwilliam hill官网
直播中

nanjiwang

10年用户 17经验值
擅长:可编程逻辑
私信 关注
[问答]

vivado中如何对edif封装后的文件进行modelsim下的时序仿真,求教

vivado中如何对edif封装后的文件进行modelsim下的时序仿真,求教
已退回5积分

更多回帖

发帖
×
20
完善资料,
赚取积分