TIwilliam hill官网
登录
直播中
罗红
7年用户
174经验值
私信
关注
[问答]
请问在使用ddr3 和srio接口时,其外部时钟(ddr3clk和sriosgmiiclk)是必须的吗?
开启该帖子的消息推送
DDR3
sRIO
本帖最后由 一只耳朵怪 于 2018-6-25 14:57 编辑
请问在使用ddr3 和srio接口时,其外部时钟(ddr3clk和sriosgmiiclk)是必须的吗,考虑到其内部有专门的sysclk与之对应。
另外ddr3接口有一个差分时钟输出,它是跟哪个频率对应的,参考时钟还是内部的sysclk
回帖
(1)
谭齐慧
2018-6-25 06:44:30
DDR和SRIO都需要独立的参考时钟。
请参考硬件设计指南的第三章:
http://www.ti.com/lit/SPRABI2
DDR和SRIO都需要独立的参考时钟。
请参考硬件设计指南的第三章:
http://www.ti.com/lit/SPRABI2
举报
更多回帖
rotate(-90deg);
回复
相关问答
DDR3
sRIO
cyclone V控制
DDR3
的读写,quartusII配置
DDR3
ip核后,如何调用实现
DDR3
的读写呢,谢谢
2016-01-14
23073
请问
ddr3
的输入
时钟
稳定度需要多少ppm?
2018-05-10
5475
与Kintex 7的
DDR3
内存
接口
2020-04-17
1673
请问
FPGA与
DDR3
是否
必须
放置
在
同一层?
2018-12-26
2738
请问
为什么DSP需要外接
DDR3
?
DDR3
和外接Flash有什么区别和联系?
2018-06-20
8480
如何用中档FPGA实现高速
DDR3
存储器控制器?
2019-08-09
2958
如何将FPGA内的数据传入DSP
外部
挂载的
DDR3
内呢?
2023-03-21
2826
如何在Vivado中使用MIG设计
DDR3
SODIMM
接口
?
2020-08-24
3377
如何提高
DDR3
的效率
2015-08-27
9090
DDR3
SDRAM的简单代码如何编写
2019-05-05
2821
发帖
登录/注册
20万+
工程师都在用,
免费
PCB检查工具
无需安装、支持浏览器和手机在线查看、实时共享
查看
点击登录
登录更多精彩功能!
英国威廉希尔公司网站
william hill官网 版块
小组
免费开发板试用
ebook
直播
搜索
登录
×
20
完善资料,
赚取积分