你好，
我们没有16位的FPGA代码。但是，出于开发的目的，您可以使用与AN6997应用笔记项目相同的32位Verilog代码。在FX3S中，可以将GPIF设计器配置为16位，而在Eclipse中的水印值可以根据16位进行更改。（用AN61594中的CYU3PGPIFSOCKET配置API的水印公式）
通过这样做，认为FPGA给出了所有32位数据，FX3S将只在前16位线的数据。休息都被忽略。
当做，
- Madhu Sudhan
以上来自于百度翻译
以下为原文
Hi,
We do not have the FPGA code for 16 bit. However, for developmental purpose, you can use the same 32 bit verilog code available with the An65974 application note project. In the FX3S, you can configure your GPIF designer for 16 bit and the watermark value in the eclipse can be changed according to 16 bits. (use the watermark formula for Cyu3pgpifsocketconfigure API in an65974)
By doing this, thought the FPGA gives out data on all 32 bits, FX3S will only take the data on the first 16 bit lines.Rest are all ignored.
Regards,
- Madhu Sudhan
你好，
我们没有16位的FPGA代码。但是，出于开发的目的，您可以使用与AN6997应用笔记项目相同的32位Verilog代码。在FX3S中，可以将GPIF设计器配置为16位，而在Eclipse中的水印值可以根据16位进行更改。（用AN61594中的CYU3PGPIFSOCKET配置API的水印公式）
通过这样做，认为FPGA给出了所有32位数据，FX3S将只在前16位线的数据。休息都被忽略。
当做，
- Madhu Sudhan
以上来自于百度翻译
以下为原文
Hi,
We do not have the FPGA code for 16 bit. However, for developmental purpose, you can use the same 32 bit verilog code available with the An65974 application note project. In the FX3S, you can configure your GPIF designer for 16 bit and the watermark value in the eclipse can be changed according to 16 bits. (use the watermark formula for Cyu3pgpifsocketconfigure API in an65974)
By doing this, thought the FPGA gives out data on all 32 bits, FX3S will only take the data on the first 16 bit lines.Rest are all ignored.
Regards,
- Madhu Sudhan
举报
