引用: VERTEX2016 发表于 2018-12-21 16:16
AD9959的最高系统时钟为500MHz (fdac),通常为合成一个正弦波,一个周期内要有2.5个点,这就限定了最高输出频率foutmax=1/2.5*fdac. 当达到最高频率限制时,其第二区的镜像位置为0.6*fdac,已经距离0.4*fdac只有0.2*fdac,抗混叠滤波器需要较高的阶数才能较好地抑制镜像信号。若用超频的方式可以使其输出更高的频率,但是已 ...
引用: lufuzi666666 发表于 2018-12-21 16:27
也就是说如果我要勉强输出210MHz信号的话需要更高阶的滤波器才能有在规格范围内的SFDR?按评估板上的7阶低通是否能取得较理想的效果?
引用: VERTEX2016 发表于 2018-12-21 16:35
500MHz的sysclk条件下,你的SFDR规格要求是多少?评估板上滤波器按照200MHz的输出频率设计,因此也满足不了210MHz的要求,需要重新设计。
更多回帖