引用: msvsudsdf 发表于 2019-2-27 17:25
从时序来看, 0000 0000 0000 0010 是读0x002寄存器 (1byte),时序是对的, SPI_DO收到的数据波形也是对的,但是与SPI_CLK对齐来看是1010 1111, 说明SPI_CLK的时序太超前了, 应该将SPI_CLK时序往后延半个周期. 另外, 最后SPI_ENB 拉高的位置要在最后一个时钟下降沿之后 ...
引用: zsqzsqzs 发表于 2019-2-27 17:41
可是从时序上看,SPI_DI 跟SPI_CLK的时钟上升沿是对齐的,如果把SPI_CLK时序后延半个周期,SPI_DI那里的时序不就不对了吗?
更多回帖