综合技术
直播中

王官君

7年用户 153经验值
私信 关注
[问答]

基于采样保持放大器和RF ADC的带宽扩展

作者:Rob Reeder
摘要

模拟带宽的重要性高于其他一切在越来越多的应用中得到体现。随着GSPS或RF ADC的出现,奈奎斯特域在短短几年内增长了10倍,达到多GHz范围。这帮助上述应用进一步拓宽了视野,但为了达到X波段(12 GHz频率),仍然需要更多带宽。在信号链中运用采样保持放大器 (THA),可以从根本上扩展带宽,使其远远超出ADC采样带宽,满足苛刻高带宽的应用的需求。本文将证明,针对RF市场开发的最新转换器前增加一个THA,便可实现超过10 GHz带宽。



回帖(6)

李秀兰

2019-7-22 15:33:02
简介

GSPS转换器是当下热门,其优势在于既能缩短RF信号链,又能在FPGA中创建更多资源结构以供使用,例如:减少前端的下变频以及后级的数字下变频器 (DDC)。但相当多的应用仍然需要高频率的原始模拟带宽 (BW),其远远超出了RF转换器所能实现的水平。在此类应用中,特别是在国防与仪器仪表行业(无线基础设施也一样),仍然有将带宽完全扩展到10 GHz或以上的需求,覆盖范围超出C波段,越来越多的应用需要覆盖到X波段。随着高速ADC技术的进步,人们对GHz区域内高速精确地分辨超高中频 (IF) 的需求也在提高,基带奈奎斯特域已超过1 GHz并迅速攀升。这一说法到本文发表的时候可能即已过时,因为这方面的发展非常迅猛。
这带来了两大挑战:一个是转换器设计本身,另一个是将信号耦合到转换器的前端设计,例如放大器、巴伦和PCB设计。转换器性能越出色,就对前端信号质量要求更高。越来越多的应用要求使用分辨率在8到14位的高速GSPS转换器,然而前端的信号质量成为了瓶颈—系统的短板决定了整个项目的指标。
本文定义的宽带是指使用大于数百MHz的信号带宽,其频率范围为DC附近至5 GHz-10 GHz区域。本文将讨论宽带THA或有源采样网络的使用,目的是实现直至无穷大的带宽(抱歉,现在还没有玩具总动员表情符号可用),并着重介绍其背景理论,该理论支持扩展RF ADC的带宽,而RF ADC单凭自身可能没有此能力。最后,本文将说明一些考虑因素和优化技术,以帮助设计人员实现超宽带应用切实可行的宽带解决方案。
举报

朱晓妤

2019-7-22 15:33:09
打好基础

对于雷达、仪器仪表和通信应用,高GSPS转换器应用得非常广泛,因为它能提供更宽的频谱以扩展系统频率范围。然而,更宽的频谱对ADC本身的内部采样保持器提出了更多挑战,因为它通常未针对超宽带操作进行优化,而且ADC一般带宽有限,在这些更高模拟带宽区域中其高频线性度/SFDR会下降。
因此,在ADC前面使用单独的THA来拓展模拟带宽成为了一个理想的解决方案,如此便可在某一精确时刻对频率非常高的模拟/RF输入信号进行采样。该过程通过一个低抖动采样器实现信号采样,并在更宽带宽范围内降低了ADC的动态线性度要求,因为采样率RF模数转换过程中保持不变。
这种方案带来的好处显而易见:模拟输入带宽从根本上得以扩展,高频线性度显著改善,并且与单独的RF ADC性能相比,THA-ADC组件的高频SNR得到改进。
举报

龚羿峰

2019-7-22 15:33:30
THA特性及概述

ADI的THA系列产品可以在18 GHz带宽范围内提供精密信号采样,在DC至超过10 GHz的输入频率范围内具有9到10位线性度、1.05 mV噪声和<70 fs的随机孔径抖动性能。该器件可以4 GSPS工作,动态范围损失极小,具体型号包括HMC661 和 HMC1061。这些跟踪保持 放大器可用于扩展高速模数转换和信号采集系统的带宽和/或高频线性度。
以单级THA HMC661为例,产生的输出由两段组成。在输出波形(正差分时钟电压)的采样模式间隔中,器件成为一个单位增益放大器,在输入带宽和输出放大器带宽的约束下,它将输入信号复制到输出级。在正时钟到负时钟跃迁时,器件以非常窄的采样时间孔径对输入信号采样,并且在负时钟间隔内,将输出保持在一个相对恒定的代表采样时刻信号的值。配合ADC进行前端采样时,常常优先使用单级器件(ADI 同时法布里了两级THA 的型号HMC1061),原因是多数高速ADC已经在内部集成一个THA,其带宽通常要小得多。因此,在ADC之前增加一个THA便构成一个复合双级组件(或一个三级组件,如果使用的是双级HMC1061),THA在转换器前面。采用同等技术和设计时,单级器件的线性度和噪声性能通常优于双级器件,原因是单级器件的级数更少。所以,单级器件常常是配合高速ADC进行前端采样的最佳选择。
图1. 采样保持拓扑结构:(1a) 单列,(1b) 双列。
举报

刘双喜

2019-7-22 15:33:41
延迟映射THA和ADC

开发采样保持器和ADC信号链的最困难任务之一,是在THA捕获采样事件的时刻与应将其移到ADC上以对该事件重新采样的时刻之 间设置适当的时序延迟。设置两个高效采样系统之间的理想时间差的过程被称为延迟映射。
在威廉希尔官方网站 板上完成该过程可能冗长乏味,因为纸面分析可能不会考虑PCB板上时钟走线传播间隔造成的相应延迟,内部器件组延迟,ADC孔径延迟,以及将时钟分为两个不同段所涉及到的相关威廉希尔官方网站 (一条时钟走线用于THA,另一条时钟走线用于ADC)。设置THA和ADC之间延迟的一种方法是使用可变延迟线。这些器件可以是有源或无源的,目的是正确对准THA采样过程的时间并将其交给ADC进行采样。这保证了ADC对THA输出波形的稳定保持模式部分进行采样,从而准确表示输入信号。
如图2所示, HMC856 可用来启动该延迟。它是一款5位QFN封装,90 ps的固有延迟,步进为3 ps或25ps ,32位的高速延时器。它的缺点是要设定/遍历每个延迟设置。要使能新的延迟设置,HMC856上的每个位/引脚都需要拉至负电压。因此,通过焊接下拉电阻在32种组合中找到最佳延迟设置会是一项繁琐的任务,为了解决这个问题,ADI使用串行控制的SPST开关和板外微处理器来帮助更快完成延迟设置过程。
图2. 延迟映射威廉希尔官方网站 。
为了获得最佳延迟设置,将一个信号施加于THA和ADC组合,该信号应在ADC带宽范围之外。本例中,我们选择一个约10 GHz的信号,并施加-6 dBFS的电平(在FFT显示屏上捕获)。延迟设置现在以二 进制步进方式扫描,信号的电平和频率保持恒定。在扫描过程中显示并捕获FFT,收集每个延迟设置对应的基波功率和无杂散动态范围 (SFDR) 数值。
结果如图3a所示,基波功率、SFDR和SNR将随所应用的每个设置而变化。如图所示,当把采样位置放在更好的地方(THA将样本送至ADC的过程之中)时,基波功率将处于最高水平,而SFDR应处于最佳性能(即最低)。图3b为延迟映射扫描的放大视图,延迟设定点为671,即延迟应该保持固定于此窗口/位置。请记住,延迟映射程序仅对系统的相关采样频率有效,如果设计需要不同的采样时钟,则需要重新扫描。本例中,采样频率为4 GHz,这是该信号链中使用的THA器件的最高采样频率。
图3a. 每个延迟设置上信号幅度和SFDR性能的映射结果。
图3b. 每个延迟设置上信号幅度和SFDR性能的映射结果(放大)。
举报

更多回帖

发帖
×
20
完善资料,
赚取积分