嵌入式学习小组
直播中

王云

7年用户 206经验值
私信 关注

如何保证FPGA设计可靠性?

为了FPGA保证设计可靠性, 需要重点关注哪些方面?

回帖(1)

杨勇

2019-8-20 11:07:22
1.使用完全同步设计. 异步设计对路径延迟非常敏感, 因此不很可靠. 异步威廉希尔官方网站 的一个例子是使用组合反馈的SR闭锁. 
  2.绝不使用组合逻辑控制时钟信号. 因为在任何门控制时钟信号上可能产生短时脉冲干扰, 最终导致错误触发flip-flop. 
举报

更多回帖

发帖
×
20
完善资料,
赚取积分