FPGA|CPLD|ASICwilliam hill官网
直播中

菜鸡

7年用户 52经验值
擅长:EDA/IC设计
私信 关注
[问答]

FPGA 高速信号

假设现在FPGA内部有两个高速信号完全相同,有一个很小的相位差,该如何获得一个如c信号(拓宽也行)的输出信号?
直接相与或者其他逻辑操作是不是lut无法满足这么高的精度,如果不行,有其他什么办法吗?
  • 图片2.png

回帖(4)

Air_Kongqi

2019-10-15 11:12:32

最佳答案

可以去搜一下,基于FPGA的进位链实现TDC,用的多的是Wave UnionA和B,很多文章中最后都达到ps级精度,不过实现起来也不简单,
1 1 举报
  • 菜鸡: 嗯嗯 ,我用的就是carry4进位链,原理不复杂,就是想实现很高质量的脉冲不简单

李志静

2019-10-15 17:01:55
坐等大神解答
举报

卿小小_9e6

2019-10-25 09:34:19
0.5ns的相位差,目前FPGA不行,只能仿真。你这是国家重点项目吗?如果不是,那么想一下这种信号测量的意义在哪里?——基本没意义才对,在误差接受范围内即可。国外仪器有ps脉冲发生器(ps时钟源)。
举报

卿小小_9e6

2019-10-25 10:07:46
0.5ns的相位差,目前FPGA不行,只能仿真。你这是国家重点项目吗?如果不是,那么想一下这种信号测量的意义在哪里?——基本没意义才对,在误差接受范围内即可。
国外仪器有ps脉冲发生器(ps时钟源),同时国内外均有ps识别测量板卡。
补充一点,TDC芯片兴许可以作为一个解决思路。Time_Digital_Converter,时间数字转换芯片。可以实现PS级别的信号分析。它仅仅是测量,没有办法触发。
1 1 举报
  • 菜鸡: 我不是要测量,就是需要这样的信号,在物理实验中当控制器用。原理确实和TDC差不多。

更多回帖

发帖
×
20
完善资料,
赚取积分