赛灵思
直播中

龙旭

7年用户 243经验值
私信 关注
[问答]

用vivado 2014.4使用JTAG到AXI Master进行调试设计运行出现错误的原因?

我使用vivado 2014.4使用JTAG到AXI Master进行调试设计。
当我运行实现时,系统有错误
[Drc 23-20]规则违规(RPBF-2)IO端口驱动逻辑 - 设备端口clk驱动逻辑和IO缓冲区,这是一种无效的拓扑。
[Vivado_Tcl 4-78]在DRC期间发现错误。
Opt_design没有运行。
如何解决这个问题。
谢谢大家

回帖(5)

蒋荣艳

2020-5-1 15:27:31
蓝线是clk端口连接。
当我运行Synthesis时,我关闭了I / O缓冲区。
是什么原因放弃了这个错误?
举报

阎慧

2020-5-1 15:41:52
蓝线是clk端口连接。
当我运行Synthesis时,我关闭了I / O缓冲区。
是什么原因放弃了这个错误?
举报

杨涛

2020-5-1 15:53:30
嗨@ nguyentruong,
是的,这就是出错的原因。
没有插入IO缓冲区。您可以打开IO缓冲区并重试吗?
谢谢,Nupur -----------------------------------------------
--------------------------------------------- Google在发布之前提问

如果某人的帖子回答了您的问题,请将帖子标记为“接受为解决方案”。
如果你看到一个特别好的和信息丰富的帖子,考虑给它Kudos(点击星标)。
举报

蒋荣艳

2020-5-1 16:12:42
但是如果打开IO缓冲区,运行综合时设计将出现以下错误...
[Synth 8-3257]端口有非法连接。
此端口连接到输入缓冲区和其他组件。
[Synth 8-3087]错误:由于非法端口连接而失败
举报

更多回帖

发帖
×
20
完善资料,
赚取积分