使用JTAG到AXI Master无法调试设计的解决办法？

请验证时钟是否真正进入硬件中的hw_axi_1模块。
还要验证hw_ila_1在实施过程中是否未获得优化。
谢谢，AnirudhPS：请将此标记作为答案，以防它有助于解决您的问题。如果帖子引导您找到解决方案，请给予赞誉。

但我的设计中没有hw_axi_1。
我不知道如何验证....

@athandrin我的design_1模块，jtag_axi IP是锁定状态，我的设计的所有IP代码都是read_ only状态，所以我不能在这些设计代码中添加“（* mark_debug =”true“*）”。 
是因为无法生成hw_axi_1模块的原因

@athandrin我的design_1模块，jtag_axi IP是锁定状态，我的设计的所有IP代码都是read_ only状态，所以我不能在这些设计代码中添加“（* mark_debug =”true“*）”。 
是因为无法生成hw_axi_1模块的原因

嗨，通常IP内部的代码处于只读模式，因此用户不会更改它。
因此，您无法更改它，这很好。只需一个快速实验，使用您用于ila的相同时钟并将其提供给jtag_axi模块并检查它是否显示在调试窗口中。
谢谢，AnirudhPS：请将此标记作为答案，以防它有助于解决您的问题。如果帖子引导您找到解决方案，请给予赞誉。

@athandr感谢您的回复，现在我一般可以通过hw_axi_1模块。
我还有一些问题想问你：
我的设计代码是：
模块adder_top3（clk_p，clk_n，reset，out）;输入clk_p，clk_n;输入复位;输出[3：0]输出; reg [3：0]输出;
wire clk_bufg; wire clk; wire clk_p; wire clk_n; wire reset; wire [3：0] out1; wire [3：0] a; wire [3：0] b; wire [31：0] deb_int;（* mark_debug
=“true”*）wire [31：0] deb_int;
IBUFDS＃（。CAPAPITANCE（“DONT_CARE”）,. DIFF_TERM（“FALSE”）,. IBUF_DELAY_VALUE（“0”）,. IFD_DELAY_VALUE（“AUTO”）,. IOSTANDARD（“DEFAULT”））IBUFDS_inst（.O（clk）
，.I（clk_p）,. IB（clk_n））;
//使用IP集成商（IPI）design_1 design_1_1（.clock_rtl（clk）,. gpio_rtl_tri_o（deb_int）,. reset_rtl（reset））;
总是@（posedge clk）开始[0] = out1 [0];
OUT [1] = {＆安培; deb_int [23:20]} {＆安培; deb_int [19:16]}：OUT1 [1];
OUT [2] = {＆安培; deb_int [31:28]} {＆安培; deb_int [27:24]}：OUT1 [2];
OUT [3] = OUT1 [3];
结束
count_4bit U1（.clk（clk）,. a（a））; count_4bit_1 U2（.clk（clk）,. b（b））; adder_4bit U3（.clk（clk）,. a（a）,. b（
b）,.出（OUT1））;
endmodule
所以，我的疑问是：
问题1：我想控制[2]引脚变为“1”，但是当我写这个tcl时“
set_property DATA ffffffff [get_hw_axi_txns $ gpio_wt]
run_hw_axi [get_hw_axi_txns $ gpio_wt]
“，输出引脚没有任何响应。
问题2：当我运行命令“run_hw_axi [get_hw_axi_txns $ gpio_rt]”时，系统始终显示“正在运行run_hw_axi .....”
谢谢...

嗨，很高兴知道您现在可以在调试窗口中看到hw_axi_1。您可以在此创建一个新帖子，因为这是上一个问题的扩展，也是为了让它有更广泛的受众群体观点。
谢谢，AnirudhPS：请将此标记作为答案，以防它有助于解决您的问题。如果帖子引导您找到解决方案，请给予赞誉。

嗨，
在本教程中，解决方法2：https：//www.xilinx.com/support/answers/63041.html
它说：
create_hw_axi_txn rd_txn [get_hw_axis hw_axi_1] -address 00000000 -len 8 -size 32-type read
run_hw_axi rd_txn
为什么地址是00000000？
我们在谈论主系统内存映射吗？
Bram被称为片上存储器？

@athandr
另外，当我直接跟踪教程时，我能够从JTAG写入和读取。
但是当我添加Zynq处理系统时。
我无法在硬件管理器中识别/列出hw_axi_1 ....为什么？
我怎么能让它出现？