我在同一JTAG链上有一个带有8个器件的
威廉希尔官方网站
板：4个Xilinx XCF32P闪存，2个Xilnix Virtex-5 LX155和2个Broadcom PHY。
4个Xilinx EPROMS和2个Virtex-5以菊花链形式连接，用于主串行配置模式（使用CCLK）。
两个
FPGA的完成引脚连接在一起。
EPROM通过Xilinx编程电缆进行编程，使用JTAG模式的影响。
目前我在TCK引脚上有一个10Kohm的下拉，而TMS和TDI被上拉。
我注意到大约一半的威廉希尔官方网站
板（10个中有5个）存在以下问题：
上电时，EPROM似乎成功编程了2个FPGA，DONE引脚变为高电平（LED亮）。
Howerver，一个或两个FPGA（有时也包括那些Broadcom PHY）处于未知状态并且仍然无法运行。
当TCK引脚上拉至3.3V或自由运行时钟连接到TCK时，问题消失。
所有FPGA和
只要TCK不再处于静态低电平，PHY就会立即生效。
我通过在TCK上将pulldown改为pullup来重新设计威廉希尔官方网站
板，似乎解决了这个问题。
任何人都能解释一下吗？
为什么会这样？发生了什么？
我不确定的一件事是Broadcom PHY具有可选的TRST_B JTAG复位信号，而Xilinx器件则没有。
在同一JTAG链上混合使用这些器件时，我需要遵循哪些特定指南？
但是，一个糟糕的JTAG状态是否会影响Virtex-5启动序列的行为并导致它即使在DONE发布后也会卡住？
举报
