在Virtex5中清除部分配置存储器时，请问DONE引脚的行为是什么？

DONE引脚将通过部分重配置保持有效。
------您是否尝试在Google中输入问题？
如果没有，你应该在发布之前。太多结果？
尝试添加网站：www.xilinx.com

谢谢！
如果在Virtex5 FPGA正常工作时DONE引脚退出，那意味着什么？
handoujack。

嗨，
当DONE引脚变低时，设计运行了多长时间？
你使用什么配置模式？
检查PROG_B输入信号，如果有一些扰乱使其触发。
当DONE引脚变高时，您是否能够在船上观察到正确的行为？
谢谢，AnirudhPS：请将此标记作为答案，以防它有助于解决您的问题。如果帖子引导您找到解决方案，请给予赞誉。

你好Handoujack，你尝试部分重新配置？
如果是这种情况则表示部分重新配置不成功。如果DONE引脚刚刚变为低电平而没有尝试配置器件，则通过iMPACT读取FPGA的状态寄存器并与我们共享。
--------------------------------------------------
---------------------------------------------请将帖子标记为
如果提供的信息能够回答您的问题/解决您的问题，请“接受为解决方案”。给予您认为有用的帖子。