HP bank IO信号的输出阻抗是多少？

嗨，我正在设计一块带有QDRII + SRAM的Kintex 7接口板。
我想确保输入/输出/跟踪阻抗匹配。
从FPGA端（地址和写数据线）驱动的信号的输出阻抗是多少？
对于FPGA接收的信号（读数据），我注意到我可以使用数字控制阻抗来设置FPGA端的终端阻抗，以匹配来自SRAM侧的走线阻抗和输出阻抗。
但是，我无法弄清楚如何找到或设置由FPGA驱动到SRAM的信号的输出阻抗。
感谢您的帮助。