我仿真一下我做的运放试试,输入差分对PMOS,PMOS衬底与源级短接,可以较小输入失调电压的改变,PMOS过驱动电压尽量小一点,宽长面积尽量大一点,可以减小输入失调,负载管用NMOS电流镜,NMOS的gm值应小于输入差分对的gm从而进一步减小输入失调,中间再加一个共源共栅管可以提高电源电压抑制比。你上面不是说小于120uV吗? 那对于带隙基准来说,需要多大的精度就足够了,毕竟影响带隙基准性能的一般就只是温度系数与运放失调了
我仿真一下我做的运放试试,输入差分对PMOS,PMOS衬底与源级短接,可以较小输入失调电压的改变,PMOS过驱动电压尽量小一点,宽长面积尽量大一点,可以减小输入失调,负载管用NMOS电流镜,NMOS的gm值应小于输入差分对的gm从而进一步减小输入失调,中间再加一个共源共栅管可以提高电源电压抑制比。你上面不是说小于120uV吗? 那对于带隙基准来说,需要多大的精度就足够了,毕竟影响带隙基准性能的一般就只是温度系数与运放失调了
举报