PHY部分负责最底层的信号转换，作用类似于网口的PHY，这里如果大家需要了解具体的工作可以查看u*** specification，因为和本文关系不大，所以不过多介绍了。
UTMI LEVEL0 通信连接示意图 
升级的UTMI+接口 
ULPI(UTMI+ Low Pin Interface) 通信连接示意图 以上三种接口都是和USB2.0 PHY通信的接口（如果还不理解的话，这三种接口类似网口中媒体接口-MII、RGMII、GMII等）。区别大概为USB PHY的位置：如果芯片的u*** phy封装在芯片内，采用UTMI+的接口。不封装到芯片内的采用ULPI接口，这样可以降低pin的数量。
USB3316 芯片逻辑框图 （来源：芯片数据手册） 我觉得逻辑部分有点复杂，我想把逻辑部分放到外部PHY里，我只需要控制FIFO或者一些低速接口即可实现整个USB通信，这种芯片内部带了cntroller+USB PHY，如下图所示：
| TI/ NI | TUSB1310A | 纯PHY | / | PIPE 3 | 无 | 第二种 |
| Cypress | CYUSB3014 | OTG控制器（2.0）+PHY Slave控制器+PHY | GPIF II | 内部PIPE | ARM926EJ-S | 第一种 |
| FTDI | FT600/FT601 | FIFO interface bridge | / | FIFO | 无 | 第一种 |
| 南京沁恒 | CH569/565 | USB3.0 主机Host/设备Device模式、OTG功能，支持USB3.0 HUB | HSPI | / | RISC-V | 第一种 |
❞
TUSB1310A 框图 2、CYUSB3014
FT600/FT601 框图 4、CH569/5
南京沁恒 CH569/565 框图 PS：RISC-V内核，120MHz系统主频，支持单周期乘法和硬件除法、可编程中断控制器、低功耗两级流水线。
举报
更多回帖
