盘古200K开发板采用核心板+扩展板的结构，核心板主要由FPGA+2 颗DDR3+Flash+电源及复位构成，承担了FPGA的最小系统运行及高速数据处理和存储的功能。

盘古200K采用紫光同创28nm工艺Logos2系列芯片：PG2L200H-6IFBB484）；PG2L200H和DDR3之间的数据交互时钟频率最高到 533MHz，2颗DDR3的数据位宽为32bit，总数据带宽最高到34112（1066×32）Mbps，充分满足了高速多路数据存储的需求。另外，盘古200K带有4路HSST高速收发器，每路速度高达 6.6Gbps，非常适合用于光纤通信和 PCIe 数据通信。

底板为核心板扩展了丰富的外围接口, 预留HDMI收发接口用于图像验证及处理；预留的光纤接口、10/100/1000M 以太网接口、PCIE 接口，方便各类高速通信系统验证；预留了一个 40pin的IO扩展连接器，方便用户在开发平台基础上验证模块威廉希尔官方网站 功能。