求教FPGA准确采集同步信号

请教各位大大：
我最近做FPGA采集100MHz的信号，另一路同步触发。但触发信号上升沿在40ns左右，最后导致信号波形左右晃动。
请问在FPGA中如何处理可以准确采集到触发信号，排除左右晃动的情况？

2013-3-6 07:45:23

帮顶了

2013-3-6 08:48:31

100Mhz对应10ns 的周期，计数延时不可以吗？

2013-3-6 13:48:33

好啊

2013-3-13 21:10:51

主要是每次信号到来采不准同步头啊，延时又不是固定的

2013-4-3 14:14:49

你这能做出来吗？如果解决了谢谢分享一下！

更多回帖