FPGA|CPLD|ASICwilliam hill官网

hkallsas

13年用户 57经验值

私信关注

[问答]

各位谁知道PLL怎么定制啊，帮帮忙！

我按照书本上面的方法定制了，但是编译出现错误啊

QQ截图20130324164318.png

具体如图，谁知道的，指点一下啊。

回帖（2）

johuang

2013-3-25 18:13:52

可能是时钟管脚位置不对，也可能是PLL不够，被占用了。

举报

hkallsas

2013-3-26 10:09:27

我好像知道原因了，就是那个输入输出频率的关系不对，它们之间有个倍数关系，而且它们都不能低于10M。

举报

更多回帖

2

相关问答

×

20

完善资料，
赚取积分