阿东Verilog技术专版
直播中

snakeissky

11年用户 132经验值
擅长:嵌入式技术 模拟技术 处理器/DSP 控制/MCU
私信 关注
[求助]

阿东板子程序

看到进阶篇了,第一个都没看懂,又不少东西不是从基础的,没接触过,查了查资料还是不太懂。
CLK1时钟频率慢于CLK2READ信号是CLK1时钟产生的,相对于CLK2而言,它是异步信号,即READCLK2没有任何相位关系。同步原理如下,直接使用CLK2采样得到READ_SYNC,然后再对READ_SYNC打2拍,第一拍得到READ_SYNC_DLY1,第二拍得到READ_SYNC_DLY2,然后READ_SYNC_DLY1和READ_SYNC_DLY2相与得到READ_SYNC_PULSE,即已经同步到CLK2时钟域的READ信号上升沿指示信号。
对READ_SYNC打2拍目的是消除亚稳态,打两拍之后的亚稳态概率已经非常非常小了,由于有威廉希尔官方网站 噪声,所以寄存器会恢复到固定电平。


黄色句子不理解……,不知道是不是很基础的东西不明白了

  • QQ截图20140115200749.png

回帖(1)

东东

2014-2-17 21:02:02
黄色是亚稳态的基本知识,也是经验的总结,可以百度下哦!!

http://baike.baidu.com/link?url= ... MntstcP4HZFDovKWFNl
举报

更多回帖

发帖
×
20
完善资料,
赚取积分