FPGA|CPLD|ASICwilliam hill官网
直播中

嵌入式-H

11年用户 716经验值
擅长:可编程逻辑 嵌入式技术 制造/封装 模拟技术 EMC/EMI设计 EDA/IC设计 处理器/DSP 接口/总线/驱动 控制/MCU
私信 关注
[问答]

如何使用modelsim仿真?

如何使用modelsim仿真
是不是一定要有testbench .v 文件?

回帖(4)

123fashaoyou

2014-4-1 12:23:59
是的 如果是Xilinx的FPGA话可以参照http://wenku.baidu.com/view/a74c02b569dc5022aaea00b9.html
如果是Altera的可以参照http://wenku.baidu.com/view/5a40912eb4daa58da0114a60.html
举报

陈益浩

2014-4-1 15:45:08
用testbench.v文件,或者do文件。更好的选择是testbench.v文件,这样仿真才有意义。
举报

youzizhile

2014-4-4 16:12:55

1. 建一个总文件夹,如top
2. 为源代码,测试台文件,***各建一文件夹。如src,tb,sim
3. 编写源代码,testbench。如top.v,tb_top.v文件,同时文件名里的模块名与文件名相同,如module top( ), module tb_top( )。
4. 再sim文件夹里加入tb.f文件:../tb/tb_top.v
../src/top.v
../tb/tb_top-y
../src +libext***(这里源代码中可有许多,下一次做的DPLL必须要用第二种)
5. 下面开始***,***,顾名思义要在***文件夹sim中进行。pwd 出现当前目录cd ..当前目录向上一级 cd e:/modelsim进入e盘中的modelsim目录
6. vlib work (建工作库),此时从库文件中含有modelsim自动生成的_into文件。
7. vlog –f tb.f (编译 .v文件),此时库文件加入了top.v 和 tb_top.v模块
8. vsim -voptargs=”+acc” tb_top (在testbench中测试源代码),此时sim文件夹里出现了vsim文件,work文件夹里有一些***文件。同时在modelsim中出现sim项。
9. 右击sim项中的实例名称,点击 add to wave all items indesign 。本例中实例项是inst_top。(cnt inst_top(端口连接) 其中top为实例引用的模块名称,inst_top为实例引用中的实例名称),在wave窗口中出现的信号为/tb_top/clk
/tb_top/rstn
/tb_top/cnt(它们为连到端口的信号)
/tb_top/inst_top/i_clk
/tb_top/inst_top/i_rstn
/tb_top/inst_top/o_top (它们为模块cnt中定义的端口)。
10. 出现wave窗口,***即可。其中wave窗口中的按钮doom in ,doom out ,doomfull。可调整波形大小。
11. 批处理文件(do文件):quit -sim
vlog -f tb.f
vsim -voptargs=”+acc” tb_top
add wave sim:/tb_top/inst_top/*
保存为sim.do文本文件,它等同于7—9步。

举报

嵌入式-H

2014-4-5 17:51:19
引用: youzizhile 发表于 2014-4-4 16:12
1. 建一个总文件夹,如top
2. 为源代码,测试台文件,仿真各建一文件夹。如src,tb,sim
3. 编写源代码,tes ...

好的,谢谢你!
举报

更多回帖

发帖
×
20
完善资料,
赚取积分