FPGA|CPLD|ASICwilliam hill官网

杨宝平

10年用户 54经验值

擅长:可编程逻辑嵌入式技术处理器/DSP 接口/总线/驱动控制/MCU

私信关注

[问答]

求助：有哪位大神用过AD977，怎么用Verilog写它的时序图

AD977有好几种时序图，一个都不会写，求大神给个Verilog程序。或给些写时序图的资料看看，谢谢！！！

回帖（2）

金伟

2015-5-8 10:29:37

找一找资料看看吧

举报

林星辰

2017-4-7 16:35:38

你现在写的怎么样了啊？

举报

更多回帖

2

相关问答

×

20

完善资料，
赚取积分