Xilinx FPGA入门连载20：3-8译码器实验

         所有3-8译码器，大家可以baidu或bing一下。我们就不做太复杂的控制，对于我们这个实验，所有的接口如下。

            input ext_clk_25m,  //外部输入25MHz时钟信号

            input ext_rst_n,    //外部输入复位信号，低电平有效

            input[3:0] switch,  //4个拨码开关接口，ON -- 低电平；OFF -- 高电平。SW3为总开关；SW4、SW5、SW6的三个译码输入

            output reg[7:0] led     //8个LED指示灯接口

         相信玩咱们板子的童鞋，一定都上过数字威廉希尔官方网站 的课程，所以咱也不多废话，给个真值表，一目了然。

注：X表示ON或OFF，即任意状态。

         下载sp6.bit文件到FPGA中，可以如图视频一样操作拨码开关，实现3-8译码器的功能。