FPGA|CPLD|ASICwilliam hill官网
直播中

binbin3353

10年用户 237经验值
擅长:测量仪表 模拟技术
私信 关注
[问答]

ise 生成RTL视图,为什么有的模块看不到了呢?

类似程序如下
a  ,  b是两个定义好的模块输入输出分别是ain,aout,bin bout
在top模块下将两个模块连起来 ,top模块的输入输出是in,out
wire c;
a a1 (
         .ain  (in),
         .aout   (c)
       );
b b1 (
         .bin  (c),
         .bout   (out)
       );
在RTL视图中只会显示B模块,而A模块就看不到了?如何解决呢

回帖(3)

h1654155920.4618

2015-12-18 19:58:34
举报

刘小牛丶

2015-12-20 21:12:48
有可能是综合的问题,选择不优化试一下
举报

wlj341021

2016-1-18 20:21:16
被综合掉了,这个和
b b1 (
         .bin  (in),
         .bout   (out)
       );
一样的,相当于一根线上,中间只是多了个点,对于电脑来说,并没有什么区别
举报

更多回帖

发帖
×
20
完善资料,
赚取积分