完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
先生,我是DTU的第三年ECE学生。
我想问一下HDL(Code)如何转换成RTL视图..? 主席先生,是将任何转换给定RTL视图(用户定义)转换为HDL代码(简称上述问题)的任何可能的方法,如果是,那么先生,请指导我,如何将RTL视图转换为HDL。 先生,我目前正在开发一种软件,将给定的RTL视图转换为HDL代码,但我在设计软件时遇到了很多过程,所以请给我设计软件。 |
|
相关推荐
2个回答
|
|
以下链接文档很有帮助
http://www.xilinx.com/support/answers/55185.html http://www.xilinx.com/support/documentation/sw_manuals/xilinx2014_4/ug912-vivado-properties.pdf _______________________________________________如果有助于解决您的查询,请将此帖子标记为“接受为解决方案”。 因此,它将有助于其他william hill官网 用户直接参考答案。如果您认为该信息有用且面向答复,请给予此帖子称赞。 |
|
|
|
嗨,
合成后你无法看到.vf / .vhf文件吗? 谢谢,Anusheel ----------------------------------------------- - - - - - - - - - - - - - - - - - - - - - - - - 搜索 在william hill官网 上发布查询之前,与您的设备和工具相关的文档/答案记录。搜索相关william hill官网 并确保您的查询不会重复。 请将帖子标记为“接受为解决方案”,以防它有助于解决您的查询。帮助回答 - >给予赞誉----------------------- -------------------------------------------------- ---------------------- |
|
|
|
只有小组成员才能发言,加入小组>>
2429 浏览 7 评论
2831 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2298 浏览 9 评论
3378 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2468 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1370浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
596浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
460浏览 1评论
2013浏览 0评论
738浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-29 08:22 , Processed in 1.315637 second(s), Total 77, Slave 61 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (威廉希尔官方网站 图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号