FPGA|CPLD|ASICwilliam hill官网
直播中

无尽的爱

10年用户 31经验值
擅长:可编程逻辑 电源/新能源 RF/无线
私信 关注
[问答]

DDR读写问题

用生成的ddrIP,自己写读写状态机,可是发现写过程,local_wrdata和dq是正常的,数据一致的。可是读的时候,local_rdata数据正常,可是dq却出现错误。请问这是什么原因呢?
还有个很诡异的问题,读写不出现间隔时,local_rdata_valid会正常出现,但是读写一次,空闲一个10us,再读写local_rdata_valid会出现反常。
不知到什么原因,头大。。。。。。请教各位啦!
  • 捕获.JPG

回帖(1)

无尽的爱

2016-7-21 11:06:20
时序图如下!
举报

更多回帖

发帖
×
20
完善资料,
赚取积分