FPGA|CPLD|ASICwilliam hill官网
直播中

alina.li

8年用户 25经验值
擅长:可编程逻辑
私信 关注
[问答]

两种仿真软件仿真结果不一样怎么回事

`请问大家有谁遇到过modelsim与signaltap仿真结果不一样的情况,不知道什么原因引起的,请大家指教!
` 报错.jpg modelsim.png signal_tap.png

回帖(3)

冷锋

2016-9-1 18:59:23
看不太清,但是给你说几点你注意一下
1. 输入模拟的是否和上板一样
2. 输入信号和内部处理是否是同一个时钟域
3. 时序约束是否通过
举报

alina.li

2016-9-2 10:01:59
引用: reallmy 发表于 2016-9-1 18:59
看不太清,但是给你说几点你注意一下
1. 输入模拟的是否和上板一样
2. 输入信号和内部处理是否是同一个时钟域

非常感谢您的回复,编译的时候发现时序报错。
举报

冷锋

2016-9-2 16:04:09
你这个应该是没有做时序约束吧,都是unconstrained,不知道你时钟跑多少,如果100M一下时序问题应该不大,建议你还是看看跨时钟处理,,,
举报

更多回帖

发帖
×
20
完善资料,
赚取积分