用
FPGA设计了spi的接收模块，用quartusII进行了时序
仿真和门级仿真，结果均正确，如图所示
但是将程序下载到FPGA后，用
STM32的spi给FPGA发送数据，然后用signaltap查看数据波形，均正确，但是置位标志在signaltap中的位置不对，设计的是应该在CS为低电平的最后一个下降沿置位，如仿真结果所示，但是在signaltap中却有问题。。。。如图
，flag是在数据接收完成后的下一个状态被置位的，flag_cnt是控制flag的脉冲宽度的，程序如图
，谁在搞spi
通信的时候遇到过，帮忙看一下
已退回13积分
举报
