ADI 技术
登录
直播中
张建军
7年用户
174经验值
私信
关注
[问答]
AD9467采集信号有杂散
开启该帖子的消息推送
AD9467
adc
各位大牛,请教一下。我现在用AD9467-250,采样时钟用AD9517-3出的200MHz,采集70M、0dBm单音信号。频谱上出现较多的杂散。ADC前端
威廉希尔官方网站
按照AD9467手册推荐的设计。ADC和AD9517-3时钟芯片模拟
电源
均采用低噪声LDO。
采集到的数据用cool打开后,如下图所示:在 20M 30M 40M 50M 60M 80M 90M均有杂散
想请教一下这些杂散是由什么引起的?有没有什么办法去掉这些杂散?谢谢。
回帖
(1)
张建军
2019-1-25 08:33:41
补充:1、ADC前端使用的变压器和手册中的不一样,现在准备将变压器改为手册推荐的型号。
补充:1、ADC前端使用的变压器和手册中的不一样,现在准备将变压器改为手册推荐的型号。
1
举报
feimeng1:
请问下,更改变压器解决问题没有?我们现在的设计也遇到这个问题了
更多回帖
rotate(-90deg);
回复
相关问答
AD9467
adc
AD9467
采集
信号
的
杂
散
如何消除?
2023-12-08
364
用FPGA配置
AD9467
寄存器能读出默认值但写不进去
2018-09-26
3610
如何提高
AD9467
信噪比?
2023-12-07
276
AD9467
采样率大于90MSPS时,
采集
到的波形数据有很多毛刺怎么解决?
2023-12-01
510
如何抑制DDS输出
信号
中
杂
散
问题?
2021-05-26
2666
AD9467
寄存器36和107中的buffer current应该设置为多少能够达到最佳性能?
2023-12-06
260
请问AD9914
杂
散
问题如何解决
2018-11-13
2966
AD9164
杂
散
问题如何解决?
2023-12-04
409
ADF4351
有
杂
散
输出
2018-10-12
4271
AD9467
输出电平标准为"LVDS",请问是否支持连接FPGA BANK1.8V,引脚约束为"LVDS"?
2018-08-06
6215
发帖
登录/注册
20万+
工程师都在用,
免费
PCB检查工具
无需安装、支持浏览器和手机在线查看、实时共享
查看
点击登录
登录更多精彩功能!
英国威廉希尔公司网站
william hill官网 版块
小组
免费开发板试用
ebook
直播
搜索
登录
×
20
完善资料,
赚取积分