FPGA|CPLD|ASICwilliam hill官网
直播中

淘气不淘气

3年用户 3经验值
私信 关注
[讨论]

VGA显示

verilog编写的VGA显示为啥我的场时序一直为高，求解
  • 1643786518496..jpg

更多回帖

0 0 0

相关帖子

FPGA
发帖
电子发烧友APP
|投诉反馈|电子发烧友网
© 2021 bbs.elecfans.com
湘ICP备2023018690号
×
20
完善资料，
赚取积分