于FPGA信号发生器

DDS的输入是频率控制字，其用来控制相位累加器每次增加的相位值，也相当于一个步进值。上图就是一个典型的DDS工程，DDS工程一般可包括相位累加器、信号转换器和DAC三部分，其具体功能为：

相位累加器：
每来一个时钟脉冲，在原来相位值的基础上会加上步进得到最新的相位值，随后将新的相位值输出给信号转换器。N位的相位累加器由N位加法器和N位累加寄存器组成，其具体工作过程为：每来一个时钟脉冲，N位加法器将频率控制字K与N位累加寄存器输出的累加相位数据相加，并把相加后的结果送至累加寄存器的输入端。累加寄存器一方面将上一时钟周期作用后产生的新相位数据反馈到加法器的输入端，使加法器在下一时钟的作用下继续与频率控制字K相加；另一方面将这个值作为取样地址送入幅度/相位转换威廉希尔官方网站 ，幅度/相位转换威廉希尔官方网站 根据这个地址输出相应的波形数据。最后经D/A转换器和 LPF将波形数据转换成所需要的模拟波形。

信号转换器：
一般转换器内部有一片ROM，其事先保存了要产生波形的幅度值。根据输入的相位值可以输出该相位值所对应的信号幅值。例如，可将一个完整周期的正弦波等距离分成128份并保存到转换器的ROM当中，当相位值为0时，则输出相位为0所应对的幅度值，当相位为100时，则输出相位为100所对应的幅度值。