0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

Sandcraft改善了与Sapphire的FormIT的时序关联

PCB线路板打样 来源:LONG 2019-08-13 09:54 次阅读

微处理器提供商Sandcraft使用FormIT提供芯片设计,FormIT是Sapphire Design Automation的一种新型物理设计工具,提供电气分析,放置和优化。 Sandcraft的CAD总监Salah Gasti在此描述了FormIT如何帮助Sandcraft实现更好的布局并提高路线前时序估计的准确性。但是,Gasti希望在路由领域看到一些额外的功能。 Sapphire的FormIT用于包含随机逻辑的20%的设计;其他80%使用自定义布局方法完成。

Sapphire还提供了噪声和功耗分析的配套工具,本示例中未使用这些工具。

EEdesign:您使用Sapphire的FormIT进行了哪些设计?

Gasti:这是我们最新处理器,64位Mips处理器,具有多种扩展功能。它有1000万到1500万个晶体管。我们在随机逻辑部分使用了经过综合的工具。

EEdesign:你以前的工具流程是什么,有什么问题?

Gasti:我们使用Synopsys [Design Compiler],使用布局布线工具 - 我不想识别供应商。我们有小块。平均值就像8-K门。但它们过度约束,速度非常非常重要。我们遇到的一个大问题是我们的综合和路线后时间估计之间的差异。差异有时超过三分之一。我们需要有更好的贴装工具,所以我们得到了Sapphire。

EEdesign:您对FormIT有哪些改进?

Gasti :我们80%的时间都获得了更好的结果。他们有放置优化,我们可以升级和缩小[缓冲],这也允许时序收敛。他们没有逻辑重组 - 我相信他们正在努力。但每次我将Sapphire的结果与具有逻辑重组的工具进行比较时,Sapphire仍然会给出更好的结果。

在前一代产品中,合成产品和我们的产品之间可能存在三分之一的时间差异。当经过蓝宝石时,这种差异降到了10%。现在我们不需要改变线负载模型中的任何内容。

EEdesign:你使用了哪些FormIT功能?

加斯蒂:他们还没有路由。他们所拥有的是能够进行放置,进行优化放置以及进行一些自定义优化的可能性。例如,您可以说,“我希望您只优化10条最差路径。”如果您遇到拥塞问题,或者有太多单元格非常紧的块,只需优化10条最差路径就可以让您接近目标。

它们也有很好的时序分析工具,所以你可以看到芯片的表现。路由后可以进行反向注释。此外,他们有能力修复保持时间。他们可以创建时钟树,我们使用它来为我们的扫描链插入时钟树缓冲区。

EEdesign:FormIT如何适合您的设计流程?

Gasti:我们在合成后使用它。放置完成后,我们进入路由器 - 我们不会重做[Sapphire]放置。然后我们进入时序验证,LVS [布局与原理图]和提取。

EEdesign:FormIT是否加速了设计过程?

加斯蒂:是的。在此之前,我们合成,做了布局和布线,进行了就地优化,运行了ECO [工程变更单]并希望有时间收敛。现在我们有一个一步过程,可以让事情更快完成。

EEdesign:谁在你的工厂运行FormIT?逻辑设计师是否容易学习?

Gasti:我们运行它。它由逻辑设计师使用,而不是由布局人员使用。这很容易学习。

EEdesign:FormIT是否会生成易于路由的展示位置?

加斯蒂:在这个领域他们有点缺乏。我们要求他们做出改进,我们看到他们的第二代有所改进。有些街区在第一代遇到了一些拥堵问题。

EEdesign:您是否看过其他一些新的物理设计解决方案?蓝宝石如何比较?

Gasti:我们看过Avanti,Cadence,Sapphire和Monterey - 我们没有看[Synopsys]物理编译器。我相信蓝宝石对于我们正在进行的时间限制块更好。

EEdesign:您希望看到的任何缺点或区域有所改进吗?

加斯蒂:嗯,我确实相信一个缺点就是他们还没有做路由。问题是,放置可能没问题,但如果你没有全局路由器,你最终会遇到拥塞等问题。如果路由在他们手中,他们可以做很多安置并处理所有这些问题。另一件事是,如果你有路由,噪音分析真的会更准确。但是,我认为他们有一个相当强大的噪音分析工具。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 时序关联
    +关注

    关注

    0

    文章

    2

    浏览量

    5908
  • PCB打样
    +关注

    关注

    17

    文章

    2968

    浏览量

    21707
  • 华强PCB
    +关注

    关注

    8

    文章

    1831

    浏览量

    27760
  • 华强pcb线路板打样

    关注

    5

    文章

    14629

    浏览量

    43045
收藏 人收藏

    评论

    相关推荐

    IIC总线时序启动时序

    1. IIC描述上图说明了在IIC总线拓扑中应该含有至少一个微控制器。该控制器通过IIC总线的SCL和SDA线与其他关联设备进行通信。基于传统的串行总线通信机制,IIC总线通信也是通过SDA与SCL
    发表于 11-29 06:20

    时序约束与时序分析 ppt教程

    时序约束与时序分析 ppt教程 本章概要:时序约束与时序分析基础常用时序概念QuartusII中的时序
    发表于 05-17 16:08 0次下载

    时钟IC改善通信基础设施时序信号链的性能-- AD9553

    时钟IC改善通信基础设施时序信号链的性能-- AD9553  AD9553时钟发生器提供引脚编程模式和可定制的 SPI 编程模式,有利于 GPON、OC-48光纤网络和无线
    发表于 05-24 10:36 786次阅读

    时序关联/质理检验方针助缩短开发周期

    时序签核工具的评估流程并不完善。在多数情况下,工程师只对比较新工具与PT感兴趣,很少关心它们的SPICE关联。具体原因有以下几点
    发表于 03-10 09:38 708次阅读

    静态时序分析在高速 FPGA设计中的应用

    介绍采用STA (静态时序分析)对FPGA (现场可编程门阵列)设计进行时序验证的基本原理,并介绍几种与STA相关联
    发表于 05-27 08:58 70次下载
    静态<b class='flag-5'>时序</b>分析在高速 FPGA设计中的应用

    浅析磁隔离对延迟时序性能的改善

    本文将讨论这两种隔离解决方案,重点论述磁隔离对延迟时序性能的改善,以及由此给电机控制应用在系统层面带来的好处。
    的头像 发表于 11-07 14:21 4510次阅读

    FPGA之时序威廉希尔官方网站 的理解

    时序逻辑威廉希尔官方网站 对于组合逻辑的毛刺具有容忍度,从而改善威廉希尔官方网站 的时序特性。同时威廉希尔官方网站 的更新由时钟控制。
    发表于 11-24 11:17 3386次阅读
    FPGA之<b class='flag-5'>时序</b>威廉希尔官方网站
的理解

    Sapphire基于Web的噪声分析知识简介

    加利福尼亚州圣克拉拉 - 一个新的网站将为IC设计人员提供噪声分析和校正工具,本周蓝宝石设计公司将推出这一网站自动化。 NoiseCorrect.com网站将提供对Sapphire的NoiseView和NoiseIT工具的免费但有限的访问,以及与深亚微米IC中的噪声避免相关的大量技术信息。
    的头像 发表于 08-13 10:40 1969次阅读

    从已布线设计中提取模块用于评估时序收敛就绪状态

    本文旨在提供一种方法,以帮助设计师判断给定模块是否能够在空裸片上达成时序收敛。 如果目标模块无法在空裸片上达成非关联 (OOC) 时序收敛,则恐难以与设计其余部分达成关联
    发表于 08-02 11:37 583次阅读
    从已布线设计中提取模块用于评估<b class='flag-5'>时序</b>收敛就绪状态

    英特尔发布关于Sapphire Rapids的简短更新

    作为英特尔首款tiled至强处理器,Sapphire Rapids也是英特尔首款提供可选片内HBM内存的CPU,被命名为Sapphire Rapids Plus HBM。增加的64GB HBM2e使它成为一个相当复杂和昂贵的芯片
    的头像 发表于 08-11 09:21 1155次阅读

    时序至关重要:改善分数分频锁相环合成器中的整数边界杂散状况

    时序至关重要:改善分数分频锁相环合成器中的整数边界杂散状况
    发表于 11-04 09:50 1次下载
    <b class='flag-5'>时序</b>至关重要:<b class='flag-5'>改善</b>分数分频锁相环合成器中的整数边界杂散状况

    浅谈时序设计和时序约束

      本文主要介绍时序设计和时序约束。
    的头像 发表于 07-04 14:43 1420次阅读

    磁隔离对延迟时序性能的改善

    电子发烧友网站提供《磁隔离对延迟时序性能的改善.pdf》资料免费下载
    发表于 11-27 09:44 0次下载
    磁隔离对延迟<b class='flag-5'>时序</b>性能的<b class='flag-5'>改善</b>

    SAPPHIRE SF NX 简介

      Coherent Sapphire 系列光泵半导体激光器 (OPSL) 正在不断扩展,可在 488 nm 和 532 nm 波长处提供极其稳定的单频输出。 如何让宝石熠熠发辉?Coherent
    的头像 发表于 06-06 06:34 316次阅读
    <b class='flag-5'>SAPPHIRE</b> SF NX 简介

    利用TSN以太网特性改善工业以太网控制器的时序

    电子发烧友网站提供《利用TSN以太网特性改善工业以太网控制器的时序.pdf》资料免费下载
    发表于 08-30 10:53 0次下载
    利用TSN以太网特性<b class='flag-5'>改善</b>工业以太网控制器的<b class='flag-5'>时序</b>