0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

FPGA中HP/HR/HD Bank的应用

FPGA技术江湖 来源:FPGA技术江湖 作者:FPGA技术江湖 2022-04-07 11:57 次阅读

在开发FPGA绑定管脚时,经常会看到HP Bank、HR Bank和HD Bank,它们分别是什么意思?分别可以适用于哪些应用个?  

首先我们要明确一点,这几个概念都是在7系列之后才有的,其中7系列的FPGA中有HP Bank和HR Bank,UltraScale FPGA有HP Bank、HR Bank和HD Bank,但并不是一个FPGA中会同时包含HP/HR/HD Bank。

HP:High Performance

HR:High Range

HD:High Density

HP Bank,从名字就可以看出来,应用于高性能也就是速度比较高的场景,比如DDR或者其它高速差分总线(不是gtx),由于速率比较高,Bank电压最高也只能到1.8V。

HR Bank表示支持wider range of I/O standards,最高能够支持到3.3V的电压。

HD Bank应用于低速I/O的场景,最高速率限制在250M以内,最高电压也是支持到3.3V

Kintex UltraScale 和Virtex UltraScale中有HP Bank和HR Bank,Virtex UltraScale+系列中只有HP Bank,Zynq UltraScale+ MPSoC 和Kintex UltraScale+ 系列包含HP和HR Bank。

由于应用场景不同,支持的IO原语也有差异,下图是7系列FPGA HP Bank和HR Bank支持的特性:

FPGA中HP/HR/HD Bank的应用

FPGA中HP/HR/HD Bank的应用

下图是UltraScale系列FPGA HP Bank和HR Bank支持的特性:

FPGA中HP/HR/HD Bank的应用

FPGA中HP/HR/HD Bank的应用

HD Bank由于相对特殊一些,单独列了出来:

FPGA中HP/HR/HD Bank的应用

FPGA中HP/HR/HD Bank的应用

在UG575中也可以看到不同的FPGA中HR、HP和HD Bank的IO数量:

FPGA中HP/HR/HD Bank的应用

这里我们讲到了7系列和UltraScale系列,就顺便提一下UltraScale系列相对7系列的新的feature:

FPGA中HP/HR/HD Bank的应用

原文标题:Xilinx FPGA中HP HR HD bank分别是什么用途

文章出处:【微信公众号:FPGA技术江湖】欢迎添加关注!文章转载请注明出处。

审核编辑:汤梓红

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • FPGA
    +关注

    关注

    1629

    文章

    21735

    浏览量

    603140
  • 电压
    +关注

    关注

    45

    文章

    5601

    浏览量

    115738
  • bank
    +关注

    关注

    0

    文章

    16

    浏览量

    14847

原文标题:Xilinx FPGA中HP HR HD bank分别是什么用途

文章出处:【微信号:HXSLH1010101010,微信公众号:FPGA技术江湖】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    【关于 FPGA里面bank的问题】

    发烧友你们好,菜鸟想问问,在FPGA里面的bank,分为HR bankHP bank,分别有什
    发表于 09-04 10:13

    是否有可能不为7系列FPGA上的HP/HR库供电?

    嗨!是否有可能不为7系列FPGA上的HP / HR库供电? GTX怎么样?
    发表于 03-18 07:46

    HP Bank如何连接PCI?

    嗨,我正在使用XC7VX330T-2FFG1761I开发一个新程序。该设备包含650个HP IO和50个HR IO。当我尝试连接PCI本地总线时,HR IO编号是不够的。有什么好主意可以解决这个问题吗?TKS提前。
    发表于 07-23 10:32

    可以直接将时钟缓冲器的输出连接到HR库吗?

    用它。时钟连接到Artix-7上HR bank的CC引脚,VCCO = 1.8V。由于HR bank仅支持LVDS_25,需要VCCO为2
    发表于 07-24 15:16

    7系列FPGA HR bank IO如何与DDR3连接?

    嗨william hill官网 社区,我使用的是XC7K420T-2FFG1156 7系列FPGA,这里所有的银行都是HR银行。我想将4 GB DDR3连接到FPGA。我提到了xilinx EVM套件,其中DDR3与H
    发表于 08-25 07:48

    HR / HP bank的7系列LVDS输入延迟的解决办法?

    嗨,我正在研究Kinte-7数据表,我在下面找到了有关HR / HP银行输入延迟的事实。这些数字摘自ds182_Kintex_7_datasheet.pdf我想知道为什么人力资源银行延迟低于惠普银行
    发表于 08-26 14:43

    Xilinx7系列IO实现差分信号

    ,支持最大1.8V的I/O信号,HR主要为了支持更广泛的I/O标准,支持最大3.3V的I/O信号。  Xilinx 7系列FPGAHRHP ba
    发表于 12-23 17:17

    XAPP520将符合2.5V和3.3V I/O标准的7系列FPGA高性能I/O Bank进行连接

    XAPP520将符合2.5V和3.3V I/O标准的7系列FPGA高性能I/O Bank进行连接 The I/Os in Xilinx 7 series FPGAs are classified
    发表于 01-26 18:47 75次下载

    DCI是什么?Xilinx 7系列FPGAHP bank都支持DCI

    Xilinx 7系列FPGAHP bank都支持DCI,目的是在高速单板信号传输中保持信号完整性,减少反射等因素影响,那么DCI是什么?digitally controlled impedance
    发表于 06-27 09:11 1.9w次阅读
    DCI是什么?Xilinx 7系列<b class='flag-5'>FPGA</b>的<b class='flag-5'>HP</b> <b class='flag-5'>bank</b>都支持DCI

    如何解决FPGA引脚与LVDS信号相连时兼容性的问题

    LVDS-33,LVDS-25)信号相连时兼容性的问题,该专题就解决一下这类问题。 这里补充一点知识,Xilinx的FPGA从7系开始分HR IO BankHP IO
    的头像 发表于 08-19 10:08 8707次阅读
    如何解决<b class='flag-5'>FPGA</b>引脚与LVDS信号相连时兼容性的问题

    Xilinx FPGAHP/HR/HD Bank的用途

    在开发FPGA绑定管脚时,经常会看到HP BankHR BankHD
    的头像 发表于 02-26 16:54 5472次阅读
    Xilinx <b class='flag-5'>FPGA</b><b class='flag-5'>中</b><b class='flag-5'>HP</b>/<b class='flag-5'>HR</b>/<b class='flag-5'>HD</b> <b class='flag-5'>Bank</b>的用途

    HRHP banks基本介绍

    对比上述两表可知,虽然LVDS_25和LVDS的bank的工作电压不同,但是LVDS电平的直流特性一样。高速AD/DA的LVDS工作电压一般为1.8V,在初次使用7系列时,一些硬件工程师可能担心:HR bank的工作电压为2.5
    的头像 发表于 08-24 14:31 8360次阅读

    Xilinx 7系列FPGA高性能接口与2.5V/3.3V外设IO接口设计

    Xilinx 7系列FPGA IO Bank分为HP BankHR Bank
    发表于 05-15 09:27 4119次阅读
    Xilinx 7系列<b class='flag-5'>FPGA</b>高性能接口与2.5V/3.3V外设IO接口设计

    FPGABank和Clock Region之前有什么关系?

    FPGABank和Clock Region有什么关系?
    的头像 发表于 05-15 09:32 1154次阅读
    <b class='flag-5'>FPGA</b><b class='flag-5'>中</b><b class='flag-5'>Bank</b>和Clock Region之前有什么关系?

    基于TXS0108实现FPGA IO Bank接不同外设IO接口电压转换

    引言:上一篇文章我们介绍了通过添加电阻器、场效应晶体管(FET)开关、电平转换器甚至其他Xilinx FPGA等选项实现HP Bank IO与2.5V/3.3V外设对接的方法。本文介绍利用TI公司TXS0108实现
    的头像 发表于 05-16 09:02 3372次阅读
    基于TXS0108实现<b class='flag-5'>FPGA</b> IO <b class='flag-5'>Bank</b>接不同外设IO接口电压转换