COT控制模式简述-2

前言：

杨帅锅：因为个人能力，时间，研究方向有限，所以后续我会邀请一些技术大佬来发技术类文章，这样就可以更加丰富公众号的内容。

上一次我们聊到COT的稳定性问题，需要从输出电压纹波出发。根据上一篇文章的说明，输出电压纹波的成分由ESR引起的阻性纹波、输出电容充放电引起的容性纹波，以及ESL引起感性纹波。可以看出阻性纹波和电感电流同相位，而容性纹波则滞后于电感电流90度，ESL会在开关切换的时刻引起小尖锋。第一篇可见：《COT控制模式简述part1》

CCM：

在大多数的低压应用场合中，据有较大ESR的铝电解电容几乎被抛弃使用。固态电解电容、MLCC以及松下推出的SP-Cap、POSCAP、OS-CON系列在低压大电流的场合被广泛使用。SP-Cap系列据有非常高容值，低ESR、低ESL的特性，使得它在CPU、GPU的VRM应用上非常广泛。

图4 Pansonic 低压电容系列对比（引用自https://industrial.panasonic.com/）

输出电压纹波主要由ESR引起的纹波构成，当ESR较低时，输出电容充放电的容性纹波就会占主导地位，而其相位滞后了90度，引起了整个大信号控制系统的变化。

在Ton开通阶段，电感和输出电容一起为负载提供能量，容性纹波是正弦趋势下降的，当电感电流等于输出电流时，容性纹波降到了谷底。而阻性纹波却一直线性上升。当ESR非常小的时候，容性纹波就会把阻性纹波“淹没”，叠加后的纹波此时仍然会低于vref，这就造成了在Toff_min时间结束后会立马再开启一个Ton时间的脉冲，甚至是多个Ton时间的脉冲。

相反的，在电感电流下降时刻，电感电流给电容和负载提供能量，容性纹波会一直上升，当电感电流等于输出电流时，容性纹波达到了峰值，之后容性纹波才会下降，而阻性纹波在电感电流下降时刻就开始下降了，当ESR非常小的时候，容性纹波就会把阻性纹波“淹没”，它延迟了vfb降低到vref的时间。另一方面，由于开通阶段提供的多个脉冲能量已经使得电感电流的峰值比较高，需要更多的时间恢复到起始值。

什么条件下才能使得阻性纹波不被容性纹波淹没呢？我们可以使用图解法，仔细观察，如果在Ton开通的时刻，阻性纹波的上升斜率大与容性纹波的下降斜率就可以保证阻性纹波可以一直大与容性纹波，这就是临界稳定条件。

阻性纹波为

当然，比较器的传播延迟以及到驱动的延迟需要被考虑在内，假设这部分延迟时间为,则临界条件定义为

DCM:

COT控制模式下的DCM是天然稳定的。我们这里可以参考知乎大佬Bknight的专栏文章(文章链接：https://zhuanlan.zhihu.com/p/22194390)，尽管我看的不是很明白，但却受到了一定的启发。

图6DCM模式稳定性

当Buck处在CCM时，电感电流纹波率r一般为0.2~0.4之间；当Buck处在BCM时，电感电流纹波率r=2;当Buck处在DCM模式，电感电流纹波率r>2。这意味着，DCM下电感电流峰值一定会大于2倍的输出电流。

假设ESR=0, 在t1时间段里，电感和输出电容在同时为负载提供能量，电容处在放电状态，t1时间段结束，容性纹波vc达到谷值；在t2时间段内，电感电流等于2倍输出电流时，容性纹波又会恢复到参考电压vref，当t2时间段结束时，容性纹波vc必然大于参考电压vref（显而易见，s1和s2分别代表t1和t2时间段的电荷，根据相似三角形原理，S2一定大于S1，t2结束时刻，根据电荷和电压的关系式，电容必然处在积累电荷状态）。

同样地，可以证明t3时间段积累的电荷一定大于t4时间段释放的电荷。这也就说，（t2+t3）积累的电荷大于（t1+t4）释放的电荷，因此在t4时刻之后，容性纹波vc都一定是大于参考电压vref的。

那么是否会出现和CCM同样的多脉冲振荡呢？答案是不会，根据上面的假设，容性纹波在t2时间段结束的时刻（也即是，Ton结束时刻），会一直保持大于参考电压vref，即使Toff_min很小也不会触发错误逻辑。t3、t4时间段是同样的道理。

说了这么多，我们也是从逻辑思维上出发证明DCM是天然稳定的。不过不用担心，IEEE的大佬们已经给出了严格的数学证明，详见参考文献The Stability Modeling ofRipple-Based Constant OnTime Control Schemes Used in the Converters Operatingin DCM。

尽管我们知道DCM下是天然稳定的，但毕竟CCM才是提供更多电流的工作状态，因此怎么样才能解决稳定性和输出纹波之间的矛盾呢？下一期，我们聊聊纹波注入方法。

未完，后续待更新。