JESD204B DSP套件的基本介绍
该视频重点介绍了Xilinx Kintex UltraScale FPGA模拟器件JESD204B DSP套件，该套件采用Xilinx Kintex UltraScale KCU105开发板，KU40器件与ADI公司的AD-FMCDAQ2-EBZ高速模拟FMC模块配合使用。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
FPGA
+关注
关注
1629文章
21735浏览量
603154 -
赛灵思
+关注
关注
32文章
1794浏览量
131263 -
模拟器
+关注
关注
2文章
875浏览量
43218
发布评论请先 登录
相关推荐
JESD204B使用说明
JESD204B IP核作为接收端时，单独使用，作为发送端时，可以单独使用，也可以配合JESD204b phy使用。 JESD204B通常配合AD或DA使用，替代LVDS,提供更高的通讯速率，抗干扰
Altera JESD204B IP核和TI DAC37J84硬件检查报告
电子发烧友网站提供《Altera JESD204B IP核和TI DAC37J84硬件检查报告.pdf》资料免费下载
发表于 12-10 14:53
•0次下载
TI ADS42JB69系列JESD204B ADC与Altera FPGA的互操作性
电子发烧友网站提供《TI ADS42JB69系列JESD204B ADC与Altera FPGA的互操作性.pdf》资料免费下载
发表于 12-10 14:27
•0次下载
调试ADS52J90板卡JESD204B接口遇到的问题求解
我在调试TI ADS52J90板卡JESD204B接口遇到的问题：
1、目前在应用手册中能看到LVDS的详细说明，但是缺少关于JESD204B的相关资料，能否提供相关JESD204B的相关资料
发表于 11-28 06:13
使用JESD204B接口，线速率怎么计算？
使用JESD204B接口，线速率怎么计算？在文档表9-2中线速率等于 fLINERATE=fs*R，如果我选择双通道设备，采样时钟fs为500MHz，在表8-17，中选择模式0,N&
发表于 11-18 07:10
如何配置LMK04828时钟芯片生成JESD204b需要的时钟？
你好！在使用ADS54J42EVM的过程中，我需要采用产品通过JESD204b以L=4, F=4, K=16和6.25G的线速率与FPGA通信，这需要ADS54J42EVM产生156.25Mhz
发表于 11-14 07:12
ADC16DX370 JESD204B串行链路的均衡优化
电子发烧友网站提供《ADC16DX370 JESD204B串行链路的均衡优化.pdf》资料免费下载
发表于 10-09 08:31
•1次下载
从JESD204B升级到JESD204C时的系统设计注意事项
电子发烧友网站提供《从JESD204B升级到JESD204C时的系统设计注意事项.pdf》资料免费下载
发表于 09-21 10:19
•3次下载
采用JESD204B的LMK5C33216超低抖动时钟同步器数据表
电子发烧友网站提供《采用JESD204B的LMK5C33216超低抖动时钟同步器数据表.pdf》资料免费下载
发表于 08-21 10:47
•0次下载
LMK0482x超低噪声JESD204B兼容时钟抖动消除器数据表
电子发烧友网站提供《LMK0482x超低噪声JESD204B兼容时钟抖动消除器数据表.pdf》资料免费下载
发表于 08-21 09:19
•0次下载
抓住JESD204B接口功能的关键问题
JESD204B是最近批准的JEDEC标准，用于转换器与数字处理器件之间的串行数据接口。它是第三代标准，解决了先前版本的一些缺陷。该接口的优势包括：数据接口路由所需威廉希尔官方网站
板空间更少，建立与保持时序要求
JESD204B的常见疑问解答
问：什么是8b/10b编码，为什么JESD204B接口需使用这种编码？
答：无法确保差分通道上的直流平衡信号不受随机非编码串行数据干扰，因为很有可能会传输大量相反的1或0数据。通过串行链路传输
发表于 01-03 06:35
工商网监
评论