ADRV9008-1 集成式双射频接收器

优势和特点

双接收器
最大接收器带宽：200 MHz
全集成的小数 N 射频合成器
全集成的时钟合成器
适用于射频 LO 和基带时钟的多芯片相位同步
JESD204B 数据路径接口
调谐范围：75 MHz 至 6000 MHz

产品详情

接收路径包括两个独立的具有一流动态范围的宽带直接转换接收器。完整的接收子系统包括自动和手动衰减控制、直流失调矫正、正交误差校正 (QEC) 以及数字滤波，因此数字基带中不再需要这些功能。它集成了射频前端控制以及适用于功率放大器 (PA) 的模数转换器 (ADC)、数模转换器 (DAC) 和通用输入/输出 (GPIO) 等若干辅助功能。

除了自动增益控制 (AGC) 外，ADRV9008-1 还具有灵活的外部增益控制模式，可在动态设置系统级增益的过程中实现出色的灵活性。

接收的信号通过一组四个高动态范围连续时间 Σ-Δ ADC 进行数字化处理，这些 ADC 具有固有的抗混叠特性。组合直接转换架构不受带外镜像混合影响，由于不存在混叠，因而与传统中频 (IF) 接收器相比，放宽了 RF 滤波器的要求。

完全集成的锁相环 (PLL) 为接收器信号路径提供高性能、低功耗小数 N 射频合成。一个额外的合成器生成转换器、数字威廉希尔官方网站和串行接口所需的时钟。多芯片同步机制可在多个 ADRV9008-1 芯片之间同步射频本地振荡器 (LO) 的相位和基带时钟。已经采取预防措施以提供高性能基站应用所要求的隔离。集成了所有压控振荡器 (VCO) 和环路滤波器元件

高速 JESD204B 接口支持高达 12.288 Gbps 的线速，因此在最宽带宽模式下，每个发射器有两个线路，每个接收器有一个线路。此接口还支持适用于较低带宽的交错模式，将高速数据接口总线数减少到了一个。支持固定和浮点数据格式。浮点格式可使内部 AGC 对解调器器件不可见。

ADRV9008-1 的内核可以直接由 1.3 V 和 1.8 V 稳压器供电，并通过标准 4 线串行端口进行控制。包括了全面的节电模式，以便在正常使用过程中最大限度地减小功耗。ADRV9008-1 采用 12 mm × 12 mm、196 球芯片级球栅阵列 (CSP_BGA) 封装。