【Artix-7 50T FPGA试用体验】多方法点亮LED

如果前面分配了在sources文件夹下有一个xdc文件

生成bit流出错，窗口太小，顺带就拷贝过来看看。

[DRC 23-20] Rule violation (NSTD-1) Unspecified I/O Standard - 10 out of 10 logical ports use I/O standard (IOSTANDARD) value 'DEFAULT', instead of a user assigned specific value. This may cause I/O contention or incompatibility with the board power or connectivity affecting performance, signal integrity or in extreme cases cause damage to the device or the components to which it is connected. To correct this violation, specify all I/O standards. This design will fail to generate a bitstream unless all logical ports have a user specified I/O standard value defined. To allow bitstream creation with unspecified I/O standard values (not recommended), use this command: set_property SEVERITY {Warning} [get_drc_checks NSTD-1].  NOTE: When using the Vivado Runs infrastructure (e.g. launch_runs Tcl command), add this command to a .tcl file and add that file as a pre-hook for write_bitstream step for the implementation run. Problem ports: LD[7:0], BTNU, GCLK.

毕竟综合还是要时间的，主要看电脑配置

用第二种方法添加线性约束就像altera的TCL文件

  板卡文件其实就是一个xml文件，对板卡的资源进行了相关描述与约束设计。方便我们在使用过程对板卡资源进行合理配置。举例说明，在调用GPIO IP核点亮LED时，一般情况下，需要设置引脚并约束到板卡上固定的LED引脚。但有了板卡文件后，Vivado会自动识别，LED这个资源与哪一个IP核匹配，同时约束好相应的管脚。

拷贝Avnet_7A50T文件夹，复制到C:XilinxVivado2016.2databoardsboard_parts Vivado软件安装的板卡文件下。

拷贝xdc文件

重启Vivado，创建工程时，在器件板卡选型时，可以选择Boards面板，选择Artix-7 50T Evaluation Board板卡。无需知道FPGA芯片详细信息。

当然STM32里面有寄存器可以读温度。

总结

两种方法各有优点，按部就班的方法开发慢，但是可以熟悉vivado的各类操作，对初次接触xilinx的战友来说比较合适。

IP核的方法适合对vivado比较熟悉的老司机。配置IP核点灯可能就是大系统的一个提示部分吧！

Vivado设计流程指导手册（34页）(含安装流程与仿真).pdf (3.44 MB, 下载次数: 19 )